控制多时隙链路层微片中的消息收发制造技术

产生链路层控制消息，并将其包括在要在串行数据链路上发送给设备的微片中。在数据链路上发送的微片包括多个时隙。在一些方面，控制消息可以包括病毒警报消息、毒害警报消息、信用返回消息和确认。

【技术实现步骤摘要】
【国外来华专利技术】控制多时隙链路层微片中的消息收发领域本公开内容通常涉及计算机开发的领域，且尤其涉及相互依赖的约束系统的协调的软件开发。背景半导体处理和逻辑设计的进步已经允许可以出现在集成电路设备上的逻辑的数量的增加。作为必然的结果，计算机系统配置已经从一个系统中的单个或多个集成电路进化成出现在单个集成电路上的多核、多硬件线程和多逻辑处理器，以及集成在这样的处理器内的其他接口。处理器或集成电路通常包括单个物理处理器管芯，其中处理器管芯可以包括任何数量的核、硬件线程、逻辑处理器、接口、存储器、控制器中枢等等。作为在更小的封装中提供更多的处理能力的更大能力的结果，更小的计算设备已经普遍增加。智能电话、平板、超薄笔记本和其他用户设备已经指数性增长。然而，这些更小的设备依赖于服务器以便得到超过形状因子的数据存储和复杂处理。因此，高性能计算市场(即服务器空间)的需求也已经增加。举例来说，在现代服务器中，通常不仅存在具有多个核的单个处理器，而且也存在多个物理处理器(也称为多个插槽)以便增加计算能力。但是，随着处理能力随着计算系统中的设备的数量增长，在各插槽和其他设备之间的通信变得更加重要。事实上，互连已经从主要处理电通信的较传统的多点式总线发展到促进快速通信的完全成熟的互连架构。不幸的是，由于对未来处理器以甚至更高速率消耗的需求，对现有的互连架构的能力提出了相应的需求。附图简述图1阐释根据一种实施例包括连接计算机系统中的I/O设备的串行点对点互连的系统的简化框图。图2阐释根据一种实施例的分层协议栈的简化框图。图3阐释串行点对点链路的实施例。图4阐释潜在的高性能互连(HPI)系统配置的各实施例。图5阐释与HPI相关联的分层协议栈的实施例。图6阐释示例多时隙微片(flit)的表示。图7阐释在示例八通道数据链路上发送的示例微片的表示。图8阐释在示例八通道数据链路上发送的示例微片的表示。图9阐释在示例二十通道数据链路上发送的示例微片的表示。图10阐释示例病毒错误控制微片的表示。图11阐释包括调试消息的示例多层微片的表示。图12阐释示例毒害错误控制微片的表示。图13阐释用于返回信用(credit)和确认的示例时隙消息的表示。图14阐释在图13的示例时隙中使用的信用返回格式。图15阐释示例计算系统的块的实施例。在各图中，相同的标号和名称表示相同的元素。详细描述在下列描述中，陈述了众多特定的细节，例如特定类型的处理器和系统配置、特定的硬件结构、特定的架构和微架构细节、特定的寄存器配置、特定的指令类型、特定的系统组件、特定的处理器管线阶段、特定的互连层、特定的分组/事务配置、特定的事务名称、特定的协议切换、特定的链路宽度、特定的实现和操作等等的示例，以便提供对本专利技术的透彻理解。然而，本领域中的技术人员可以明显看出，实践本公开内容的主题并不必定需要使用这些特定的细节。在其他实例中，已经避免了对已知的组件或方法的十分详细的描述，例如计算机系统的特定的和备选的处理器架构、用于所描述的算法的特定逻辑电路/代码、特定固件代码、低级互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现、利用代码的算法的特定表示、特定的断电和门控技术/逻辑和其他特定的操作细节，以免不必要地模糊本公开内容。尽管可以在特定的集成电路中例如在计算平台或微处理器中参考节能、能量效率、处理效率等等描述下列实施例，但其他实施例适用于其他类型的集成电路和逻辑设备。在此描述的各实施例的类似的技术和教导可以应用到也可以受益于这样的特征的其他类型的电路或半导体设备。例如，所公开的实施例不限于服务器计算机系统、台式计算机系统、膝上型计算机、超极本TM，而是也可以用于其他设备，例如手持式设备、智能电话、平板、其他轻薄笔记本、片上系统(SOC)设备和嵌入式应用。手持式设备的一些示例包括蜂窝式电话、因特网协议设备、数码相机、个人数字助理(PDA)和手持式PC。在这里，可以应用用于高性能互连的类似技术以便在低功率互连中增加性能(或甚至节省功率)。嵌入式应用通常包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络中枢、广域网(WAN)交换机或可以执行下面教导的功能和操作的任何其他系统。此外，在此描述的装置、方法和系统不限于物理计算设备，而是也可以涉及用于节能和效率的软件优化。在下面的描述中可以明显看出，在此描述的方法、装置和系统的各实施例(无论是否引用硬件、固件、软件或其组合)可以被认为是对与性能考虑平衡的“绿色技术”未来至关重要。随着计算系统的进步，其中的组件变得更加复杂。在各组件之间耦合和通信的互连架构的复杂度也已经增加，以便确保满足最优组件操作的带宽需求。此外，不同的市场区隔需要互连架构的不同方面以便适应各自的市场。例如，服务器要求较高的性能，而移动生态系统有时可以牺牲总体性能以便节能。然而，对大多数组织结构的唯一目标是以最大的功率节省提供最高可能性能。进一步，各种不同的互连可以潜在地受益于在此讨论的本主题。举例来说，根据在此描述的一个或多个原理以及其他示例，可以潜在地改善外围组件互连(PCI)高速(PCIe)互连组织结构架构和QuickPath互连(QPI)组织结构架构以及其他示例。图1阐释由互连一组组件的点对点链路组成的组织结构的一种实施例。系统100包括耦合到控制器中枢115的处理器105和系统存储器110。处理器105可以包括任何处理元件，例如微处理器、主处理器、嵌入式处理器、协处理器或其他处理器。处理器105通过前端总线(FSB)106耦合到控制器中枢115。在一种实施例中，FSB106是如下面描述的串行点对点互连。在另一实施例中，链路106包括与不同的互连标准兼容的串行差分互连架构。系统存储器110包括任何存储器设备，例如随机存取存储器(RAM)、非易失性(NV)存储器或可由系统100中的设备访问的其他存储器。系统存储器110通过存储器接口116耦合到控制器中枢115。存储器接口的示例包括双倍数据率(DDR)存储器接口、双通道道DDR存储器接口和动态RAM(DRAM)存储器接口。在一种实施例中，控制器中枢115可以包括根中枢、根联合体或根控制器，例如在PCIe互连分层结构中。控制器中枢115的示例包括芯片组、存储器控制器中枢(MCH)、北桥、互连控制器中枢(ICH)、南桥和根控制器/中枢。通常，术语芯片组是指两个物理上分离的控制器中枢，例如耦合到互连控制器中枢(ICH)的存储器控制器中枢(MCH)。注意，当前的系统常常包括与处理器105集成的MCH，而控制器115以类似于下面描述的方式与I/O设备通信。在一些实施例中，通过根复合物115可选地支持对等路由。在这里，控制器中枢115通过串行链路119耦合到交换机/桥120。输入/输出模块117和121也可以称为接口/端口117和121，可以包括/实现分层协议栈，以便在控制器中枢115和交换机120之间提供通信。在一种实施例中，多个设备能够耦合到交换机120。交换机/桥120把分组/消息从上游的设备125路由(即在分层结构上朝向根复合物)到控制器中枢115和下游(即沿着分层结构下行离开根控制器)，从处理器105或系统存储器110到设备125。在一种实施例中，交换机120被称为多个虚拟PCI本文档来自技高网...

【技术保护点】
一种装置，包括：I/O逻辑，用于：产生在要在串行数据链路上发送给设备的微片中所包括的链路层控制消息，其中，在所述数据链路上发送的微片包括多个时隙；以及发送带有所述链路层控制消息的所述微片。

【技术特征摘要】
【国外来华专利技术】2012.10.22 US 61/717,0911.一种用于促进数据通信的装置，所述装置包括：I/O逻辑，用于：产生在要在串行数据链路上发送给设备的微片中所包括的链路层控制消息，其中，在所述数据链路上发送的微片包括三个时隙和浮置有效载荷字段，所述浮置有效载荷字段定义为基于所述三个时隙中的报头类型而被用作所述三个时隙中的一个时隙的额外有效载荷长度；以及发送带有所述链路层控制消息的所述微片。2.如权利要求1所述的装置，其特征在于，所述I/O逻辑包括分层栈，所述分层栈包括物理层逻辑、链路层逻辑和协议层逻辑。3.如权利要求1所述的装置，其特征在于，所述控制消息被编码在所述各时隙中的特定一个中且所述微片中不包括其他消息。4.如权利要求3所述的装置，其特征在于，其他时隙被编码为空时隙。5.如权利要求3所述的装置，其特征在于，至少部分地从所述具体微片的操作码的编码可识别所述控制消息。6.如权利要求3所述的装置，其特征在于，所述控制消息包括病毒警报消息。7.如权利要求3所述的装置，其特征在于，所述控制消息包括毒害警报消息。8.如权利要求1所述的装置，其特征在于，所述控制消息包括信用返回和确认中的至少之一。9.如权利要求8所述的装置，其特征在于，所述控制消息被编码在所述多个时隙中的特定一个中，其中，特定时隙是所述多个时隙中的最小者。10.如权利要求9所述的装置，其特征在于，所述多个时隙由三个已定义时隙组成。11.如权利要求10所述的装置，其特征在于，所述特定时隙是所述三个时隙中的第三个，所述三个时隙中的第一个包括72个比特，所述三个时隙中的第二个包括70个比特，且第三个时隙包括18个比特。12.如权利要求8所述的装置，其特征在于，所述控制消息包括用于虚拟网络信用返回的专用比特和用于确认返回的专用比特。13.如权利要求12所述的装置，其特征在于，用于信用返回的所述专用比特包括适于用在0和7之间的信用返回值编码的三个比特。14.如权利要求12所述的装置，其特征在于，用于信用返回的所述专用比特包括适于用在0和255之间的信用返回值编码的七个比特。15.如权利要求14所述的装置，其特征在于，所述信用返回包括到共享自适应虚拟网络(VNA)信用池的信用返回。16.一种用于促进数据通信的装置，所述装置包括：I/O逻辑，用于：在串行数据网络上接收微片，其中，所述微片包括三个时隙和浮置有效载荷字段，所述浮置有效载荷字段定义为基于所述三个时隙中的报头类型而被用作所述三个时隙中的一个时隙的额外有效载荷长度；以及从所述微片标识链路层控制消息。17.如权利要求16所述的装置，其特征在于，所述控制消息被编码在所述各时隙中的特定一个中，且所述微片中不包括其他消息。18.如权利要求17所述的装置，其特征在于，所述控制消息包括病毒警报消息。19.如权利要求17所述的装置，其特征在于，所述控制消息包括毒害警报消息。20.如权利要求16所述的装置，其特征在于，所述控制消息包括信用返回和确认返回中的至少之一。21.如权利要求20所述的装置，其特征在于，所述控制消息被编码在所述多个时隙中的特定一个中，其中，特定时隙是所述多个时隙中的最小者。22.如权利要求20所述的装置，其特征在于，所述控制消息属于包括用于虚拟网络信用返回的专用比特和用于确认返回的专用比特的格式。23.一种用于促进数据通信的方法，所述方法包括：标识要发送给另一设备的链路层控制消息；产生包括所述链路层控制消息的微片，其中，所述微片具有定义所述微片中所包括的三个时隙和浮置有效载荷字段的已定义格式，且所述时隙中的至少一个被用来编码所述微片中的所述控制消...

【专利技术属性】
技术研发人员：J·维利，R·G·布朗肯希普，J·C·斯旺森，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US