一种带外接电容检测功能的LDO电路制造技术

本发明专利技术涉及一种带外接电容检测功能的LDO电路，包括内置电压基准源、放大器、线性开关M1、分压反馈环路R1及R2、内核电路及寄生电容C1、以及预设外挂电容Cext，所述的LDO电路还包括电容检测开关S1、电平检测电路、以及时钟及时序电路，所述的电容检测开关并联在R1两端并与时钟及时序电路连接，所述的电平检测电路一端接在放大器输出端，另一端与时钟及时序电路连接。与现有技术相比，本发明专利技术具有操作方便、可靠性高、成本低等优点。

【技术实现步骤摘要】

本专利技术涉及一种LDO电路，尤其是涉及一种带外接电容检测功能的LDO电路。
技术介绍
LDO用于生成一个较稳定的输出电压，通常包括一个电压基准源，一个放大器，一个线性开关(三极管或者MOS管)和一个分压反馈环路。通过反馈环路，把输出电压稳定到一个预设的电压值上。通常会在输出电压节点上外挂一个电容，作为整个反馈环路的主极点。随着CMOS集成度越来越高，芯片里内置LDO以获得稳定的内核电压的做法也越来越多，如图1，Vhigh为LDO输入电压，Vlow为LDO输出电压，也为内核电路的供电电压。Cl为芯片内部寄生负载电容，容值一般为1pF?1nF量级；Cext为芯片外挂电容，作为整个反馈环路的主极点，其容值一般设置在0.1uF?10uF量级。就芯片本身工作而言，这样的配置很成熟，没有任何问题。但是在终端产品上，会出现这样的情况:倘若板级电路Vlow节点电容Cext虚焊，又或者所焊接电容容值不足或损坏，则会造成LDO工作不正常，交流响应差甚至输出电压振荡。所以为确保产品质量，需要在板级电路上增加电容测试电路，增加了终端产品的生产复杂度及成本。
技术实现思路
本专利技术的目的就是为了克服上述现有技术存在的缺陷而提供一种操作方便、可靠性高、成本低的带外接电容检测功能的LDO电路。本专利技术的目的可以通过以下技术方案来实现:一种带外接电容检测功能的LDO电路，包括内置电压基准源、放大器、线性开关Ml、分压反馈环路Rl及R2、内核电路及寄生电容Cl、以及预设外挂电容Cext，所述的内置电压基准源连接到放大器负端，所述的放大器正端连接在Rl和R2之间，所述的放大器输出端接线性开关Ml的栅极，所述的线性开关Ml的源极和漏极分别接LDO的输入节点Vhigh和输出节点Vlow，所述的内核电路及寄生电容Cl以及预设外挂电容Cext接在Vlow上，其特征在于，所述的LDO电路还包括电容检测开关S1、电平检测电路、以及时钟及时序电路，所述的电容检测开关并联在Rl两端并与时钟及时序电路连接，所述的电平检测电路一端接在放大器输出端，另一端与时钟及时序电路连接。所述的线性开关Ml为PMOS管。所述的电容检测开关SI为CMOS可控开关，其控制信号由时钟及时序电路提供。所述的电平检测电路具体功能如下:所述的时钟及时序电路控制电容检测开关SI闭合，则Vlow电压直接输入至放大器正端，放大器输出高电平使Ml截止，Vlow由R2放电直至等于内置电压基准源电压，放大器输出电压将缓缓降回原工作电压；在放大器恢复过程中，所述的电平检测电路在设定之间内检测放大器是否一直维持在高电平，若为是，则判定预设外挂电容Cext容值正常，否则判断预设外挂电容Cext未连接或容值异常。所述的时钟及时序电路，提供一个时钟用于时序控制及电平检测电路所用的设间隔时间，并控制电容检测开关SI的闭合和开启。与现有技术相比，本专利技术具有以下优点:1、操作方便，无需在板级电路上增加电容测试电路；通过在终端产品上运行外接电容检测程序，即可判断外接电容是否合格。2、可靠性高，可以考虑检测发现外接电容不合格时，芯片自动切换至内部补偿模式以保证LDO输出电压不振荡，进一步增加终端产品的可靠性。3、芯片电路简单，成本低，控制也简单。【附图说明】图1为现有的LDO电路的原理框图；图2为本专利技术所阐述的带外接电容检测功能的LDO电路原理框图。【具体实施方式】下面结合附图和具体实施例对本专利技术进行详细说明。实施例如图2，一种带外接电容检测功能的LDO电路，包括内置电压基准源、放大器、线性开关Ml (PMOS)、分压反馈环路Rl及R2、内核电路及寄生电容Cl、预设外挂电容Cext、电容检测开关S1、电平检测电路、时钟及时序电路。所述的内置电压基准源连接到放大器负端，放大器正端连接R1R2反馈节点，放大器输出端接Ml的栅极，Ml的源极和漏极分别接LDO的输入和输出节点Vhigh和Vlow，内核电路及寄生电容Cl以及预设外挂电容Cext接在Vlow上；电容检测开关并联在Rl两端，放大器输出再连接到电平检测电路，同时时钟及时序电路输出给电平检测电路。所述的内置电压基准源、放大器、线性开关Ml (PMOS)、分压反馈环路Rl及R2，内核电路及寄生电容Cl、预设外挂电容Cext，和业界使用的没有区别。此例假设:Vhigh = 5V，Vlow = 1.8V，内置电压基准源=1.2V，Rl = 60ΚΩ，R2 = 120ΚΩ，Cl = InF, Cext 预设值=IuFo所述的电容检测开关SI为CMOS可控开关，控制信号由时钟及时序电路提供。所述的时钟及时序电路，负责提供一个较高精度的时钟用于时序控制及电平检测电路计算时间，并控制开关SI的闭合和开启。此例假设:时钟频率为100KHz±50%，提供给电平检测电路的固定计数为128个周期，即固定时间间隔为1.28ms±50%。当触发电容检测功能后，时序电路控制开关SI闭合，则Vlow电压直接输入至放大器正端，放大器输出高电平使Ml截止，Vlow由R2放电直至等于内置电压基准源电压，放大器输出电压将缓缓降回原工作电压。若Cext容值正常，则恢复时间约为R2*Cext = 120ms ；若Cext未接上，则恢复时间约为R2*C1 = 120us = 0.1ms。在这个恢复过程中，电平检测电路在固定的时间间隔1.28ms±50%时间后，检测放大器输出端是否仍旧维持在高电平。若仍旧为高电平，则Cext容值正常；若低于检测阈值，则Cext未接上或容值异常。【主权项】1.一种带外接电容检测功能的LDO电路，包括内置电压基准源、放大器、线性开关M1、分压反馈环路Rl及R2、内核电路及寄生电容Cl、以及预设外挂电容Cext，所述的内置电压基准源连接到放大器负端，所述的放大器正端连接在Rl和R2之间，所述的放大器输出端接线性开关Ml的栅极，所述的线性开关Ml的源极和漏极分别接LDO的输入节点Vhigh和输出节点Vlow，所述的内核电路及寄生电容Cl以及预设外挂电容Cext接在Vlow上，其特征在于，所述的LDO电路还包括电容检测开关S1、电平检测电路、以及时钟及时序电路，所述的电容检测开关并联在Rl两端并与时钟及时序电路连接，所述的电平检测电路一端接在放大器输出端，另一端与时钟及时序电路连接。2.根据权利要求1所述的一种带外接电容检测功能的LDO电路，其特征在于，所述的线性开关Ml为PMOS管。3.根据权利要求1所述的一种带外接电容检测功能的LDO电路，其特征在于，所述的电容检测开关SI为CMOS可控开关，其控制信号由时钟及时序电路提供。4.根据权利要求1所述的一种带外接电容检测功能的LDO电路，其特征在于，所述的电平检测电路具体功能如下: 所述的时钟及时序电路控制电容检测开关SI闭合，则Vlow电压直接输入至放大器正端，放大器输出高电平使Ml截止，Vlow由R2放电直至等于内置电压基准源电压，放大器输出电压将缓缓降回原工作电压；在放大器恢复过程中，所述的电平检测电路在设定之间内检测放大器是否一直维持在高电平，若为是，则判定预设外挂电容Cext容值正常，否则判断预设外挂电容Cext未连接或容值异常。5.根据权利要求1所述的一种带外接电容检测功能的LDO电路，其特征在于，所述的本文档来自技高网...

【技术保护点】
一种带外接电容检测功能的LDO电路，包括内置电压基准源、放大器、线性开关M1、分压反馈环路R1及R2、内核电路及寄生电容C1、以及预设外挂电容Cext，所述的内置电压基准源连接到放大器负端，所述的放大器正端连接在R1和R2之间，所述的放大器输出端接线性开关M1的栅极，所述的线性开关M1的源极和漏极分别接LDO的输入节点Vhigh和输出节点Vlow，所述的内核电路及寄生电容C1以及预设外挂电容Cext接在Vlow上，其特征在于，所述的LDO电路还包括电容检测开关S1、电平检测电路、以及时钟及时序电路，所述的电容检测开关并联在R1两端并与时钟及时序电路连接，所述的电平检测电路一端接在放大器输出端，另一端与时钟及时序电路连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：梁青武，
申请(专利权)人：上海菱沃铂智能技术有限公司，
类型：发明
国别省市：上海;31