装置、系统、和/或方法可包括外围部件快速互连(PCIe)链路以直接耦合插槽与网络结构。插槽可由表面定义和/或可容纳硬件模块。可利用机架单元实现，例如一机架单元(1U)实现、四机架单元(4U)实现等。当硬件模块越过PCIe链路进行通信时网络结构可被利用，当硬件模块越过额外的PCIe链路等进行通信时网络结构可被绕过。PCIe链路可包括直接连接点对点PCIe链路、双星PCIe链路等。此外，可在机架规模架构中利用PCIe链路。
【技术实现步骤摘要】
【专利说明】
技术介绍
实施例通常涉及计算机架构。更具体地，实施例涉及包括将可容纳硬件模块的插槽与一个或多个其它插槽、与网络结构等或其组合直接耦合的外围部件快速互连(PCIe)链路的计算机架构。计算机架构可包括机架规模架构。常规计算机架构可包括专有和/或单独特制盒，其可能在功能上是不可变更的，可能是不可扩展的，可能是销售方特定的，可能增加成本，可能浪费空间，等等。此外，常规架构可包括特制机架顶(TOR)交换机来实现工作流。而且，常规架构可包括电缆(例如光纤、铜等)以耦合单独特制盒与TOR交换机，这可能增加成本，限制带宽，增加复杂性，等等。因此，例如，数据中心和/或服务提供者可能由链路的带宽(例如1Gbps)、由使多个固定功能互连的单独覆盖、由现有部署、由现有空间、由成本等或其组合限制。【附图说明】通过阅读下面的说明书和所附权利要求并通过参考下面的附图，实施例的各种优点将对本领域中的技术人员变得明显，其中:图1A到IE是根据实施例的示例机架规模模块化架构的方框图；图2A和2B是根据实施例的示例背板配置的透视图；图3A到3D是根据实施例的示例硬件模块的透视图；图4A到4C是根据实施例的示例一机架单元实现的透视图；图5A到5B是根据实施例的示例二机架单元实现的透视图；图6是根据实施例的利用PCIe链路的方法的示例的流程图；图7是根据实施例的逻辑架构的示例的方框图；图8是根据实施例的处理器的示例的方框图；以及图9是根据实施例的系统的示例的方框图。【具体实施方式】图1A到ID是根据实施例的示例机架规模模块化架构的方框图。图1A示出包括规定插槽14(14a-14h)以容纳硬件模块的表面12(12a_12h)的机架规模模块化架构10。硬件模块可包括任何类型的功能，例如计算功能、存储功能、安全功能等或其组合。因此，硬件模块可包括处理器模块、存储模块、安全模块、联网模块、交换机模块、微服务器模块、外围部件快速互联(PCIe)模块、图形模块、通用I/O卡等或其组合。应理解，可利用任何类型的串行链路，且为了例证目的描述了 PCIe (例如外围部件互连/PCI Express规范3.0,PCI特别兴趣小组)。架构10包括直接耦合每个插槽14 (14a-14h)与网络结构18的PCIe链路16 (16a-16h)(例如PCIe结构)。网络结构18的核心可以按期望被定制和/或被区别。在一个实例中，网络结构18的核心是以太网，且网络结构18是以太网交换机。网络结构18的核心也可包括对工作流的固有支持，例如网络功能虚拟化(NFV)、开放流(OF)、软件定义联网(SDN)等或其组合。因此，包括PCIe结构和网络结构的混合结构可合并元件(例如计算、存储、安全等)以通过提供例如灵活地适应部件和/或元件(例如可移除的硬件模块、网络结构、网络安全芯片等)的基于背板的设计来有效地消除对器件(例如特制机架顶(TOR)交换机)、铺设电缆(例如铜、光纤等)等的需要。特别地，利用PCIe链路16(16a_16h)和/或网络结构18可固有地允许在每个插槽14(14a-14h)之间的通信，而不需要对软件的变化。在一个示例中，相应的硬件模块(例如处理器模块)可容纳在插槽14a处，且相应的硬件模块(例如处理器模块)可容纳在插槽14b处，其中当相应的硬件模块越过PCIe链路16a、16b与彼此固有地通信时，网络结构18被利用，而不需要对软件的改变。在另一示例中，相应的硬件模块(例如处理器模块)可容纳在插槽14a处，且相应的硬件模块(例如处理器模块)可容纳在插槽14e处，其中当相应的硬件模块越过直接耦合插槽14a、14e与例如桥22的额外的PCIe链路20 (20a_20b)与彼此固有地通信时，网络结构18被绕过。桥可以按期望被定制和/或被区别。在一个示例中，桥可包括到以太网桥的PCIe。虽然单独的桥可位于插槽14的任两个之间用于直接通信，桥22可由任一插槽14利用以绕过结构18且彼此直接通信。架构10包括额外的PCIe链路24(24a_24c)。额外的PCIe链路24(24a_24c)直接耦合可容纳处理器模块的插槽14a与可容纳输入/输出(I/O)模块例如存储模块的插槽14b-14d。在一个示例中，存储模块可包括固态驱动器(SSD)模块。因此，当硬件模块(例如处理器模块)和I/O模块(例如SSD模块)越过PCIe链路24 (24a_24c)与彼此通信时，网络结构18被绕过。此外，架构10包括直接耦合插槽14e (例如容纳处理器模块)与插槽14f-14h (例如容纳I/O模块)的额外的PCIe链路26 (26a_26c)，其中当硬件模块(例如处理器模块)和I/O模块(例如SSD模块)越过PCIe链路26 (26a_26c)与彼此通信时，网络结构18被绕过。架构10包括使四个插槽14(14a_14d和14e_14h)彼此直接耦合的双星(或全网状)PCIe链路。在图1A的所示示例中，使插槽14a-14d彼此直接耦合的双星PCIe链路包括分别直接耦合插槽14a与插槽14b-14d的PCIe链路24a_24c以及分别直接耦合插槽14b与插槽14c、14d的PCIe链路24d、24e，和直接耦合插槽14c与14d的PCIe链路24f。此外，使插槽14e_14h彼此直接耦合的双星PCIe链路包括分别直接耦合插槽14e与插槽14b_14d的PCIe链路26a-26c以及分别直接耦合插槽14e与插槽14f、14g的PCIe链路26d、26e，和直接耦合插槽Hg与14h的PCIe链路26f。因此，在子区段(例如双机架单元子区段)中的任何插槽14可提供利用相应的双星PCIe链路的直接通信。因此，当硬件模块越过双星PCIe链路进行通信时，网络结构18可被绕过。架构10包括额外的PCIe链路28 (28a_28b)。额外的PCIe链路28 (28a_28b)直接率禹合插槽14a、14e与后面板输入/输出(1/0)30。在一个不例中，后面板I/O 30包括端口，例如介质相关接口(MDI)端口(例如上行端口)、MDI交叉(MDIX)端口等。后面板I/O可包括例如小型可插拨(SFP)连接器、四通道SFP (QSFP)连接器等或其组合。因此，当硬件模块(例如处理器模块)利用额外的PCIe链路28越过后面板I/O 30进行通信时，网络结构18被绕过。虽然在图1A中示出了从插槽14a、14e到后面板I/O 30的直接连接点对点PCIe链路，后面板I/O 30可与任一插槽14(14a-14h)直接连接。在一个示例中，每个插槽14a_14h容纳相应的处理器模块，并分别经由PCIe链路28a-28h与I/O 30直接耦合。此外，结构18可与后面板I/O 30直接连接和/或可在插槽14(14a-14h)经由例如PCIe链路16 (16a_16h)越过后面板I/O 30进行通信时被利用。可扩展的结构(例如可扩展的PCIe结构、可扩展的混合结构)和/或可扩展的机架规模架构可用于定制和/或区别。例如，机架单元(U)可包括工业标准的测量，例如19英寸机架规范、23英寸机架规范、开放机架规范、开放计算项目(OCP)规范等。在一个示例中，底盘可包括标准尺寸以安置在标准框架例如19英寸机架中，其中底盘的宽本文档来自技高网...
【技术保护点】
一种提供灵活性和/或可扩展性的机架规模架构，包括：表面，其定义插槽以容纳硬件模块；以及外围部件快速互连(PCIe)链路，其直接耦合所述插槽与网络结构。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：D·F·布莱文斯，J·M·摩根，M·A·戈尔德施密特，E·J·普林，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。