一种阻抗匹配电路制造技术

本实用新型专利技术公开了一种阻抗匹配电路。该电路结构由集总元件实现。本实用新型专利技术由一个并行RC电路、两个电感和四个电容构成。通过并行RC电路来补偿电阻和寄生通道所造成的损耗。其适应性更高、稳定性更高，可广泛使用对性能指标要求较高的阻抗匹配系统中。

【技术实现步骤摘要】

本技术设及一种高性能的阻抗匹配电路，属于电子与通信领域。。
技术介绍
微波毫米波通信的快速发展，尤其是商用通信的广泛使用，对于通信系统的性能 指标提出了更高要求，对于大多数器件因为阻抗不匹配，而导致系统整体性能变差。在早期 阶段，针对该一问题国内外研究者提出了不少的解决方法，其中阻抗匹配电路就 是最具代 表性的成果之一，但早期的阻抗匹配设计都只能局限在某一个特定频段和特定的 带宽内， 并且信号损耗非常大，不够稳定。随着新材料研究和交叉学科的兴起，阻抗匹配成 为了又一个研究热点。
技术实现思路
本技术目的在于利用一个并行RC电路、两个电感和四个电容构成搭建，实现 阻抗匹配电路。该电路结构稳定性好，各项性能均能达到使用时的效果，大大减少了电路结 构体积。 实现本技术目的的技术方案是：一种阻抗匹配电路，包括射频输入端口 1、并 行RC电路、两个电感和四个电容构成，两个电感一端分别接端口 1或2,另一端分别接并行 RC电路的两端：电容曰^一端与端口 1或端口 2相连接，另一端与地相连接：曰^一端与并行 RC电路相连接，另一端与地相连接；输入端口和输出端口接50欧姆阻抗。其中，并行RC电 路来补偿电阻和寄生通道所造成的损耗。其电路结构可在IKHz-lOGHz频段内实现阻抗匹 配。 与现有技术相比，由于本技术采用集总元件组成，所带来的显著优点是；（1) 稳定性良好；（2)加工简单；（3)适用性强。【附图说明】 图1是本技术一种阻抗匹配电路电路图。 图2是本技术一种阻抗匹配电路S参数特性曲线图。 图3是本技术一种阻抗匹配电路相位特性曲线图。【具体实施方式】 下面结合附图对本技术作进一步详细描述。本技术WWCDMA和WiMAX 频段共同使用阻抗匹配作为实例具体说明。 结合图1，本技术是一种阻抗匹配电路包括射频输入端口 1、并行RC电路、两 个电感和四个电容构成，两个电感一端分别接端口 1或2,另一端分别接并行RC电路的两 端；电容一端与端口 1或端口 2相连接，另一端与地相连接；与2-端与并行RC电路相连 接，另一端与地相连接；输入端口和输出端口接50欧姆阻抗。其中，并行RC电路来补偿电 阻和寄生通道所造成的损耗。其电路结构可在IKHz-lOGHz频段内实现阻抗匹配。 结合图2、图3阻抗匹配结果图可W看出，其阻抗匹配效果良好，其效果相比传统 化C阻抗匹配电路有很大的改善。 本技术一种阻抗匹配电路，结合图1，其工作原理简述如下；射频输入端口 1、 并行RC电路、两个电感和四个电容构成，两个电感一端分别接端口 1或2,另一端分别接并 行RC电路的两端；电容一端与端口 1或端口 2相连接，另一端与地相连接；Q-端与并 行RC电路相连接，另一端与地相连接；输入端口和输出端口接50欧姆阻抗。其中，并行RC电路来补偿电阻和寄生通道所造成的损耗。其电路结构可在IKHz-lOGHz频段内实现阻抗 匹配。【主权项】1. 一种阻抗匹配电路，其特征在于：包括射频输入端口 1、并行RC电路、两个电感和四 个电容构成，两个电感一端分别接端口 1或2,另一端分别接并行RC电路的两端；电容&一 端与端口 1或端口 2相连接，另一端与地相连接；C2-端与并行RC电路相连接，另一端与 地相连接；输入端口和输出端口接50欧姆阻抗。2. 根据权利要求1所述的阻抗匹配电路，其特征在于：并行RC电路来补偿电阻和寄生 通道所造成的损耗；其电路结构可在lKHz-lOGHz频段内实现阻抗匹配。【专利摘要】本技术公开了一种阻抗匹配电路。该电路结构由集总元件实现。本技术由一个并行RC电路、两个电感和四个电容构成。通过并行RC电路来补偿电阻和寄生通道所造成的损耗。其适应性更高、稳定性更高，可广泛使用对性能指标要求较高的阻抗匹配系统中。【IPC分类】H03H7-38【公开号】CN204408290【申请号】CN201520199188【专利技术人】徐园园 【申请人】徐园园【公开日】2015年6月17日【申请日】2015年4月3日本文档来自技高网...

【技术保护点】
一种阻抗匹配电路，其特征在于：包括射频输入端口1、并行RC电路、两个电感和四个电容构成，两个电感一端分别接端口1或2，另一端分别接并行RC电路的两端；电容一端与端口1或端口2相连接，另一端与地相连接；一端与并行RC电路相连接，另一端与地相连接；输入端口和输出端口接50 欧姆阻抗。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐园园，
申请(专利权)人：徐园园，
类型：新型
国别省市：安徽;34