用于在单个指令中执行移位和异或运算的方法和装置制造方法及图纸

描述了用于执行指令的处理器。在一个实施例中，处理器包括多级的高速缓存，包括一级(L1)高速缓存；多个寄存器；指令预取单元,解码器，耦合到所述指令预取单元，被配置为用于解码所预取的包括移位和异或指令的指令；以及执行单元，耦合到所述解码器，被配置为用于响应于所述移位和异或指令，执行移位和异或操作，以及浮点单元，被配置为在浮点数据元上进行操作。

【技术实现步骤摘要】
本申请是美国优先权号为US 12/653,704、优先权日为2009年12月17日、中国国家申请号为201010601696.5、题为“用于在单个指令中执行移位和异或运算的方法和装置”的申请的分案申请。
本专利技术属于计算机处理领域。更具体地，各个实施例涉及用于执行移位和异或(XOR)运算的指令。
技术介绍
单指令多数据(SIMD)指令在各种应用中可用于并行地处理多个数据元(压缩数据)。串行地执行诸如移位运算和异或(XOR)运算的运算会降低性能。附图说明本专利技术通过示例进行说明，且不受限于附图的各个图，其中：图1A是根据本专利技术的一个实施例的计算机系统的框图，该计算机系统被形成为具有处理器，该处理器包括用于执行移位和异或运算指令的执行单元；图1B是根据本专利技术的替代实施例的另一示例性计算机系统的框图；图1C是根据本专利技术的另一替代实施例的又一示例性计算机系统的框图；图2是根据本专利技术的一个实施例的处理器的微体系结构的框图，该处理器包括用于执行移位和异或运算的逻辑电路；图3A示出根据本专利技术的一个实施例的多媒体寄存器中的各种压缩数据类型表示；图3B示出根据替代实施例的压缩数据类型；图3C示出根据本专利技术的一个实施例的多媒体寄存器中的各种有符号和无符号压缩数据类型表示；图3D示出运算编码(运算码)格式的一个实施例；图3E示出替代的运算编码(运算码)格式；图3F示出又一替代的运算编码格式；图4是根据本专利技术的用于执行指令的逻辑的一个实施例的框图。图5是要与一个实施例协同执行的运算的流程图。具体实施方式以下说明书描述了一种用于在处理装置、计算机系统或软件程序中执行移位和异或运算的技术的实施例。在以下描述中，陈述了诸如处理器类型、微体系结构条件、事件、启用机制等来提供对本专利技术的更透彻理解。然而，本领域技术人员将理解，没有这些特定细节也可实施本专利技术。此外，未详细示出一些公知的结构、电路等，以避免不必要地混淆本专利技术的实施例。虽然参照处理器描述了以下实施例，但其他实施例也可应用于其他类型的集成电路和逻辑器件。本专利技术的相同技术和示教能容易地应用于可受益于较高流水线吞吐量和改进性能的其他类型的电路或半导体器件。本发明的示教可应用于执行数据操纵的任何处理器或机器。然而，本专利技术的实施例不限于执行256位、128位、64位、32位或16位数据运算的处理器或机器，且可应用于其中需要运算压缩数据的任何处理器和机器。虽然以下示例描述了执行单元和逻辑电路背景下的指令处理和分配，但本专利技术的其他实施例可通过存储于有形介质上的软件来实现。在一个实施例中，本专利技术的方法以机器可执行指令的方式具体化。这些指令可被用于使利用这些指令编程的通用或专用处理器执行本专利技术的步骤。本专利技术的多个实施例可作为计算机程序产品或软件提供，其可包括其上存储了计算机程序指令的计算机可读介质，这些计算机程序指令可用于对计算机(或其它电子设备)编程以执行根据本专利技术的过程。替代地，本专利技术的步骤可通过包含用于执行这些步骤的硬接线逻辑的特定硬件部件来执行，或通过已编程计算机部件和定制硬件部件的任何组合来执行。此类软件可被存储在系统中的存储器中。类似地，代码可经由网络分发，或通过其他计算机可读介质来分发。因此，计算机可读介质可包括用于以机器(计算机)可读的形式存储或发送信息的任何机构，包括但不限于软盘、光盘、光盘只读存储器(CD-ROM)、以及磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁或光卡、闪存、经由因特网的传输、电形式、光形式、声音形式或其他形式的传播信号(例如载波、红外信号、数字信号等)等。因此，计算机可读介质包括适用于以机器(例如计算机)可读的形式存储或发送电子指令或信息的任何类型的介质/机器可读介质。此外，本专利技术也可被下载为计算机程序产品。同样，程序可从远程计算机(例如服务器)被传输至请求计算机(例如客户机)。该程序的传输可通过被具体化在经由通信链路(例如调制解调器、网络连接等)的载波或其它传输介质中的电、光、声音或其它形式的数据信号的方式。一种设计可经过多个阶段，从创建到模拟到制造。表示设计的数据可按照多种方式来表示该设计。首先，因为在模拟中有用，该硬件可使用硬件描述语言或另一功能描述语言来表示。此外，可在设计过程的一些阶段制造具有逻辑和/或晶体管门电路的电路级模型。再者，在一些阶段，大多数设计达到表示各种器件在硬件模型中的物理布置的数据级。在使用常规半导体制造技术的情况下，表示硬件模型的数据可以是指定各种功能部件在用于生产集成电路的掩模的不同掩模层上存在或不存在的数据。在该设计的任何表示中，该数据可以机器可读介质的任何形式来存储。经调制或其它方式生成的用于发送此类信息的光或电波、存储器、诸如盘的磁或光存储可以是该机器可读介质。这些介质中的任一种可“承载”或“表明”该设计或软件信息。当表明或承载该代码或设计的电载波被发送时，只要执行该电信号的复制、缓存或重新发送，就建立了新的副本。因此，通信提供商或网络提供商可建立具体化本专利技术技术的物品(载波)的副本。在现代处理器中，多个不同执行单元被用于处理和执行各种代码和指令。并非所有指令都被等同地创建，因为一些指令较快地完成，而另一些会花费数目庞大的时钟周期。指令的吞吐越快，处理器的总体性能越好。因此，使许多指令尽可能快地执行会是有利的。然而，存在具有更高复杂度且在执行时间和处理器资源方面需要更多的某些指令。例如，存在浮点指令、装载/存储操作、数据移动等。随着越来越多的计算机系统被用于因特网和多媒体应用，已随时间引入了附加的处理器支持。例如，单指令多数据(SIMD)整数/浮点指令和流送SIMD扩展(SSE)是减少执行特定程序任务所需的总指令数的指令，这又减少了功耗。这些指令可通过对多个数据元进行并行运算来加速软件性能。因此，可在包括视频、语音以及图像/照片处理的宽泛范围的应用中实现性能提高。SIMD指令在微处理器和相似类型的逻辑电路中的实现通常涉及多种问题。此外，SIMD运算的复杂度通常导致对用于正确处理和操纵数据的附加电路的需要。当前，尚无SIMD移位和异或指令可用。在不存在SIMD移位和异或指令的情况下，根据本专利技术的实施例，可能需要大量指令和数据寄存器来在诸如音频/视本文档来自技高网...

【技术保护点】
一种系统，包括：显示器控制器；存储器接口；以及处理器，所述处理器包括：多级的高速缓存，包括一级(L1)高速缓存；多个内部寄存器；多个寄存器，存储有浮点数据元，包括：128位压缩双字运算数，该128位压缩双字运算数包括两个64位双浮点数据元；多个状态寄存器；指令指针寄存器；指令预取器，用于获取指令；解码器，解码所获取的指令，所述指令包括执行移位和异或(XOR)操作的指令，其中所述执行移位和异或操作的指令具有：用于指定第一源运算数的第一源运算数标识符、用于指定第二源运算数的第二源运算数标识符、用于指定移位量的立即数字段、以及一字段用于标识所述第一源运算数和所述第二源运算数是32位源运算数以及64位源运算数中的一个；以及执行单元，耦合到所述解码器，使得所述处理器响应于所述执行移位和异或操作的指令，以：将所述第一源运算数移位由所述立即数字段指定的移位量，其中所述第一源运算数是标量值，将经移位的第一源运算数与所述第二源运算数进行异或运算，以及将结果得到的经移位和异或的值存储在目的地寄存器中，所述目的地寄存器是标量寄存器；以及浮点单元，被配置为在浮点数据元上进行操作。

【技术特征摘要】
2009.12.17 US 12/653,7041.一种系统，包括：
显示器控制器；
存储器接口；以及
处理器，所述处理器包括：
多级的高速缓存，包括一级(L1)高速缓存；
多个内部寄存器；
多个寄存器，存储有浮点数据元，包括：128位压缩双字运算数，该
128位压缩双字运算数包括两个64位双浮点数据元；
多个状态寄存器；
指令指针寄存器；
指令预取器，用于获取指令；
解码器，解码所获取的指令，所述指令包括执行移位和异或(XOR)
操作的指令，其中所述执行移位和异或操作的指令具有：用于指定第一源
运算数的第一源运算数标识符、用于指定第二源运算数的第二源运算数标
识符、用于指定移位量的立即数字段、以及一字段用于标识所述第一源运
算数和所述第二源运算数是32位源运算数以及64位源运算数中的一个；
以及
执行单元，耦合到所述解码器，使得所述处理器响应于所述执行移位
和异或操作的指令，以：
将所述第一源运算数移位由所述立即数字段指定的移位量，其
中所述第一源运算数是标量值，
将经移位的第一源运算数与所述第二源运算数进行异或运算，
以及
将结...

【专利技术属性】
技术研发人员：V·戈帕尔，J·D·吉尔福德，E·奥兹图科，W·K·费格哈利，G·M·沃尔里齐，M·G·迪克森，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US