本实用新型专利技术涉及一种对总线进行加解扰的装置、集成电路芯片。所述装置包括：加扰电路模块，输入端与地址总线和数据总线连接，输出端与存储设备连接，用于对接收自地址总线的地址和/或接收自数据总线的数据进行非线性变换加扰和/或线性变换加扰，将加扰后的地址和/或数据输出到存储设备；解扰电路模块，输入端经由地址总线和数据总线与存储设备连接，用于对接收自地址总线的地址和/或接收自数据总线的数据进行与非线性变换加扰对应的非线性逆变换解扰和/或与线性变换加扰对应的线性逆变换解扰。本实用新型专利技术可以实现对数据进行加解扰，加解扰的过程简单而且不需要密钥参与，在提高系统的安全可靠性的基础上不会明显降低系统性能。
【技术实现步骤摘要】
本技术涉及信息安全领域，尤其涉及一种对总线进行加解扰的装置、集成电路芯片。
技术介绍
在信息化时代，数字化信息量急剧膨胀，而信息的传输与存储又是信息处理的核心部分。通常无需授权的媒体文件一般会以明文的方式传输和存储，而需要授权的媒体文件一般会以加扰的方式进行传输和存储，这样没有被授权的访问者将无法看到媒体文件的实际内容，比如大部分的DVD、蓝光碟片和大多数卫星与地面多媒体广播就采用了加扰的方式。同样的，在芯片中也存在同样的方式。其中，在非安全类芯片中，地址总线和数据总线一般是无需加扰的；而在具有安全需求的芯片中，为了保证传输和存储的数据的安全可靠性，必须对数据进行加扰处理，这样数据在存储设备的接口上都会以加扰方式存在，这样即使使用传统的集成离子束(Focused 1n beam，简称:FIB)与微探针等窥探技术得到存储设备接口处的数据，但是由于是经过加扰的内容，因而无法分析出明文内容。在现有技术中，通常使用加密技术，比如AES或者3DES等，对芯片中的数据进行加密传输和加密存储。但是使用加密技术复杂性相对较高，所以对即时传输要求很高的系统，这种方法会降低系统性能，凸显传输路径的瓶颈。而且，这种方法容易让攻击者依据现有的攻击方式实施攻击。此外，在这种方法中，需要有密钥参与操作，增加了密钥泄露的可能性。
技术实现思路
本技术提供一种对总线进行加解扰的装置、集成电路芯片，用以实现对数据进行加解扰，加解扰的过程简单而且不需要密钥参与，在提高系统的安全可靠性的基础上不会明显降低系统性能。本技术提供一种对总线进行加解扰的装置，包括:加扰电路模块，输入端与地址总线和数据总线连接，输出端与存储设备连接，用于对接收自所述地址总线的地址和/或接收自所述数据总线的数据进行非线性变换加扰和/或线性变换加扰，将加扰后的地址和/或数据输出到所述存储设备；解扰电路模块，输入端经由地址总线和数据总线与所述存储设备连接，用于对接收自所述地址总线的地址和/或接收自所述数据总线的数据进行与所述非线性变换加扰对应的非线性逆变换解扰和/或与所述线性变换加扰对应的线性逆变换解扰。本技术还提供一种集成电路芯片，包括:主控制器；前述的对总线进行加解扰的装置，与所述主控制器连接。在本技术中，加扰电路模块和解扰电路模块对地址总线和/或数据总线进行非线性变换加解扰和/或线性变换加解扰，整个处理过程简单有效，不会明显降低系统总线性能。而且，在处理过程中不需要密钥参与操作，增加了系统的安全可靠性。【附图说明】图1为本技术对总线进行加解扰的装置第一实施例的结构示意图；图2为本技术对总线进行加解扰的方法第一实施例的流程示意图；图3A为本技术对总线进行加解扰的装置第一实施例中加扰电路模块11的结构示意图；图3B为本技术总线进行加解扰的装置第一实施例中解扰电路模块12的结构示意图；图4为本技术对总线进行加解扰的装置第一实施例中非线性变换单元的结构示意图；图5为本技术对总线进行加解扰的装置第一实施例中与图4所示非线性变换单元对应的非线性逆变换单元的结构示意图；图6为本技术对总线进行加解扰的装置第二实施例的结构示意图；图7为本技术对总线进行加解扰的方法第二实施例的流程示意图；图8为本技术集成电路芯片实施例的结构示意图。【具体实施方式】下面结合说明书附图和【具体实施方式】对本技术作进一步的描述。本技术的目的是为了使得传输到存储设备接口处的数据呈现加扰状态，而非明文状态，这样存储到存储设备内部的数据也是加扰模式，而从存储设备读出的数据亦是加扰模式，这样即使数据在存储设备接口处被FIB和微探针捕捉到，但仍然很难进行破译，保证了数据的安全性。如图1所示，为本技术对总线进行加解扰的装置第一实施例的结构示意图，该装置可以包括加扰电路模块11和解扰电路模块12。加扰电路模块11的输入端与地址总线101和数据总线102连接，输出端经由地址总线103和数据总线104与存储设备13连接。解扰电路模块12的输入端经由地址总线103和数据总线104与存储设备13连接，输出端与地址总线101和数据总线102连接。加扰电路模块11用于对接收自地址总线101的地址和/或接收自数据总线102的数据进行非线性变换加扰和/或线性变换加扰，将加扰后的地址和/或数据输出到存储设备13。其中，存储设备13可以为静态存储电路，例如:静态随机存储器(Static RandomAccess Memory，简称:SRAM)，也可以是动态存储电路，例如:动态随机存储器(DynamicRandom Access Memory，简称:DRAM)或非易失性存储器(Non-Volatile Memory，简称:NVM) ο解扰电路模块12用于对接收自地址总线103的地址和/或接收自数据总线104的数据进行与非线性变换加扰对应的非线性逆变换解扰和/或与线性变换加扰对应的线性逆变换解扰。图1所示装置的工作过程如下:如图2所示，为本技术对总线进行加解扰的方法第一实施例的流程示意图，可以包括如下步骤:步骤21、加扰电路模块11对接收自地址总线101的地址和/或接收自数据总线102的数据进行非线性变换加扰和/或线性变换加扰，将加扰后的地址和/或数据输出到存储设备13 ；步骤22、解扰电路模块12对从存储设备13接收的地址和/或数据进行与非线性变换加扰对应的非线性逆变换解扰和/或与线性变换加扰对应的线性逆变换解扰。其中，非线性变换加扰的目的是改变数据，线性变换加扰的目的是将数位之间的顺序打乱并对数位进行线性变换。非线性变换加扰和线性变换加扰均不需要密钥参与操作。本实施例具体可以融合到任意一个子系统中。当应用在对安全有要求的集成电路芯片中时，地址总线具体可以为集成电路芯片内部的地址总线，数据总线具体可以为集成电路芯片内部的数据总线。在本实施例中，加扰电路模块11和解扰电路模块12为核心部件，其中，加扰电路模块11可以包括I个或者多个级联的非线性变换单元和/或I个或多个级联的线性变换单元，可以自由选择加扰级数，而且各个非线性变换单元和线性变换单元可以根据需要任意调节相对位置，结构比较灵活；相应的，解扰电路模块12可以包括I个或多个级联的非线性逆变换单元和/或I个或多个级联的线性逆变换单元。可选地，加扰电路模块11可以包括两个以上非线性变换单元和两个以上线性变换单元，相应地，解扰电路模块12可以包括对应的两个以上非线性逆变换单元和两个以上线性逆变换单元。可选地，两个以上非线性变换单元互不相同，两个以上线性变换单元互不相同。可选地，在图2所示方法流程图中，步骤21中可以进行两次以上非线性变换加扰和两次以上线性变换加扰，可选地，两次以上非线性变换加扰相同或互不相同，两次以上线性变换加扰相同或互不相同。相应地，在步骤22中，进行两次以上非线性逆变换解扰和两次以上线性逆变换解扰。可选地，地址总线101的宽度可以为任意值，数据总线102的宽度可以为任意值。再参见图1所示结构示意图，本实施例还可以包括第一位宽补齐电路模块14和第二位宽补齐电路模块15。其中，第一位宽补齐电路模块14的输入端与地址总线101和/或数据总线102连接，输出端与加扰电路模块11的输入本文档来自技高网...
【技术保护点】
一种对总线进行加解扰的装置，其特征在于，包括：加扰电路模块，输入端与地址总线和数据总线连接，输出端与存储设备连接，用于对接收自所述地址总线的地址和/或接收自所述数据总线的数据进行非线性变换加扰和/或线性变换加扰，将加扰后的地址和/或数据输出到所述存储设备；解扰电路模块，输入端经由地址总线和数据总线与所述存储设备连接，用于对接收自所述地址总线的地址和/或接收自所述数据总线的数据进行与所述非线性变换加扰对应的非线性逆变换解扰和/或与所述线性变换加扰对应的线性逆变换解扰。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈世柱，谭洪贺，
申请(专利权)人：昆腾微电子股份有限公司，
类型：新型
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。