数据驱动电路、电学补偿方法、阵列基板及显示装置制造方法及图纸

本发明专利技术提供了一种数据驱动电路、电学补偿方法、阵列基板及显示装置，其中的方法包括：在一行像素的第一扫描信号到来的同时通过与任一列像素相连的第一信号线采集该行该列的像素的阈值电压信号；根据与该行该列的像素对应的外部控制信号将所述阈值电压信号进行转换，得到补偿电压信号；接收来自时序控制电路的该行该列的像素的数据电压信号；将所述补偿电压信号与所述数据电压信号相加，得到输出电压信号；在该行像素的第二扫描信号到来的同时通过与该列像素相连的第二信号线向该行该列的像素输出所述输出电压信号。本发明专利技术可以解决现有技术中像素内部电路的阈值电压补偿效果有限，外部电路又会导致TCON板设计复杂化的问题。

【技术实现步骤摘要】
数据驱动电路、电学补偿方法、阵列基板及显示装置
本专利技术涉及显示
，具体涉及一种数据驱动电路、电学补偿方法、阵列基板及显示装置。
技术介绍
当今的市场上，消费者不仅对产品的外观和质量有苛刻的需求，而且对产品的价格和实用性有更高的关注；在显示领域，特别是有机电致发光二极管(OrganicLight-EmittingDiode，OLED)显示领域，OLED显示装置因其广色域、广视角、薄型化、轻型化、低耗能、高对比度、可弯曲的出色的功能而被广泛接受，逐渐成为未来显示技术的发展方向。然而在OLED的驱动上，每个像素内驱动TFT(ThinFilmTransistor，薄膜晶体管)的阈值电压Vth不同，会导致显示画面亮度不均。为解决这一问题，现有技术常采用位于像素内部的补偿电路对Vth漂移进行补偿。但是，这样的补偿方式具有一定的局限性，即当Vth漂移幅度过大时，内部补偿电路难以进行完全补偿。然而，如果要通过外部电路进行补偿，现有技术通常会在TCON(TimeController，时序控制电路)周围设置用于存储电学补偿数据的存储器以及用于进行数据处理的随机存储器，还会将用于传输阈值电压采集信号的信号走线引入到TCON所在电路板中，从而导致TCON板的器件布设以及走线布设复杂化，继而导致TCON板的制造成本以及OLED显示装置的制造成本的升高。
技术实现思路
针对现有技术中的缺陷，本专利技术提供一种数据驱动电路、电学补偿方法、阵列基板及显示装置，可以解决现有技术中像素内部电路的阈值电压补偿效果有限，外部电路又会导致TCON板设计复杂化的问题。第一方面，本专利技术提供了一种数据驱动电路，包括：采集模块，用于在一行像素的第一扫描信号到来的同时通过与任一列像素相连的第一信号线采集该行该列的像素的阈值电压信号；与所述采集模块相连的转换模块，用于根据与该行该列的像素对应的外部控制信号将来自所述采集模块的所述阈值电压信号进行转换，得到补偿电压信号；接收模块，用于接收来自时序控制电路的该行该列的像素的数据电压信号；与所述转换模块和接收模块相连的加法模块，用于将来自所述转换模块的补偿电压信号与来自所述接收模块的数据电压信号相加，得到输出电压信号；与所述加法模块相连的输出模块，用于在该行像素的第二扫描信号到来的同时通过与该列像素相连的第二信号线向该行该列的像素输出来自所述加法模块的输出电压信号。可选地，所述采集模块包括与多列像素的所述第一信号线相连的第一缓冲器；所述输出模块包括与多列像素的所述第二信号线相连的第二缓冲器。可选地，所述第一缓冲器与第一控制信号线及第二控制信号线相连，用于在第一控制信号线所接信号的触发下通过所述第一信号线采集所述阈值电压信号，并用于在第二控制信号线所接信号的触发下向所述第一信号线输出第一预设电平；所述第二缓冲器与第三控制信号线及第四控制信号线相连，用于在所述第三控制信号线所接信号的触发下通过所述第二信号线输出所述输出电压信号，并用于在第四控制信号线所接信号的触发下向所述第二信号线输出第二预设电平。可选地，所述加法模块与第二控制信号线及第三控制信号线相连，用于在所述第二控制信号线所接信号的触发下接收来自所述转换模块的补偿电压信号与来自所述接收模块的数据电压信号，并用于在第三控制信号线所接信号的触发下将所述输出电压信号向所述输出模块输出。可选地，所述采集模块还包括位于所述第一缓冲器与所述转换模块之间的模数转换器；所述输出模块还包括位于所述加法模块与所述第二缓冲器之间的数模转换器。可选地，所述数据驱动电路还包括生成模块，所述生成模块与所述第一控制信号线、所述第二控制信号线、所述第三控制信号线和所述第四控制信号线相连，用于接收来自时序控制电路的时钟信号，并根据该时钟信号分别生成所述第一控制信号线、所述第二控制信号线、所述第三控制信号线和所述第四控制信号线所接的信号，以使：每一周期内的所述第一控制信号线所接信号的触发时刻与每一行像素的第一扫描信号的到来时刻相同；每一周期内的所述第三控制信号线所接信号的触发时刻与每一行像素的第二扫描信号的到来时刻相同；每一周期内的所述第二控制信号线所接信号的触发时刻介于本周期内所述第一控制信号线所接信号的触发时刻与本周期内所述第三控制信号线所接信号的触发时刻之间；每一周期内的所述第四控制信号线所接信号的触发时刻介于本周期内所述第三控制信号线所接信号的触发时刻与下一周期内所述第一控制信号线所接信号的触发时刻之间。可选地，所述接收模块包括移位寄存单元，所述移位寄存单元用于在来自时序控制电路的时钟信号的控制下依次接收来自时序控制电路的每一列像素的数据电压信号。可选地，所述转换模块进一步用于根据该行该列的像素的颜色类型从对应的外部控制信号中获取转换比率值，并将一预设恒值信号减去所述阈值电压信号后得到的差值信号与该转换比率值相乘，得到所述补偿电压信号。第二方面，本专利技术还提供了一种电学补偿方法，包括：在一行像素的第一扫描信号到来的同时通过与任一列像素相连的第一信号线采集该行该列的像素的阈值电压信号；根据与该行该列的像素对应的外部控制信号将所述阈值电压信号进行转换，得到补偿电压信号；接收来自时序控制电路的该行该列的像素的数据电压信号；将所述补偿电压信号与所述数据电压信号相加，得到输出电压信号；在该行像素的第二扫描信号到来的同时通过与该列像素相连的第二信号线向该行该列的像素输出所述输出电压信号。第三方面，本专利技术还提供了一种阵列基板，包括时序控制电路、扫描驱动电路和数据驱动电路，所述数据驱动电路采用上述任意一种数据驱动电路。第四方面，本专利技术还提供了一种显示装置，包括上述任意一种阵列基板。由上述技术方案可知，本专利技术通过对数据驱动电路的结构进行改进，在给每个单色亚像素写入数据电压前先对该单色亚像素的阈值电压进行采集，并经过计算后叠加至待写入的数据电压中，从而可以实现对每一单色亚像素的阈值电压进行补偿。本专利技术采用外部电路补偿的方式，同时不对时序控制电路的结构和走线布局造成很大影响，因而可以解决现有技术中像素内部电路的阈值电压补偿效果有限，外部电路又会导致TCON板设计复杂化的问题。相比较现有技术而言，本专利技术不仅可以在简化TCON板的设计的同时简化数据处理过程，还使得阈值电压的采集与补偿同步进行，有利于达到更优的补偿效果。而且，本专利技术还不需要在TCON周围设置用于存储阈值电压数据的存储器，可以有效地降低成本。另外，由于本专利技术可以基于现有数据驱动电路的设计，因而可以降低电路板的使用数量，提高集成度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术一个实施例中一种电学补偿方法的步骤流程示意图；图2是本专利技术一个实施例中一种数据驱动电路的结构框图；图3是本专利技术一个实施例中数据驱动电路对像素进行电学补偿的原理示意图；图4是本专利技术一个实施例中一种阵列基板的电路结构框图；图5是本专利技术一个实施例中一种像素电路的电路结构示意图；图6是本专利技术一个实施例中一种数据驱动电路的电路结构框图；图7是本专利技术一个实本文档来自技高网...

【技术保护点】
一种数据驱动电路，其特征在于，包括：采集模块，用于在一行像素的第一扫描信号到来的同时通过与任一列像素相连的第一信号线采集该行该列的像素的阈值电压信号；与所述采集模块相连的转换模块，用于根据与该行该列的像素对应的外部控制信号将来自所述采集模块的所述阈值电压信号进行转换，得到补偿电压信号；接收模块，用于接收来自时序控制电路的该行该列的像素的数据电压信号；与所述转换模块和接收模块相连的加法模块，用于将来自所述转换模块的补偿电压信号与来自所述接收模块的数据电压信号相加，得到输出电压信号；与所述加法模块相连的输出模块，用于在该行像素的第二扫描信号到来的同时通过与该列像素相连的第二信号线向该行该列的像素输出来自所述加法模块的输出电压信号。

【技术特征摘要】
1.一种数据驱动电路，其特征在于，包括：采集模块，用于在一行像素的第一扫描信号到来的同时通过与任一列像素相连的第一信号线采集该行该列的像素的阈值电压信号；与所述采集模块相连的转换模块，用于根据与该行该列的像素对应的外部控制信号将来自所述采集模块的所述阈值电压信号进行转换，得到补偿电压信号；接收模块，用于接收来自时序控制电路的该行该列的像素的数据电压信号；与所述转换模块和接收模块相连的加法模块，用于将来自所述转换模块的补偿电压信号与来自所述接收模块的数据电压信号相加，得到输出电压信号；与所述加法模块相连的输出模块，用于在该行像素的第二扫描信号到来的同时通过与该列像素相连的第二信号线向该行该列的像素输出来自所述加法模块的输出电压信号。2.根据权利要求1所述的数据驱动电路，其特征在于，所述采集模块包括与多列像素的所述第一信号线相连的第一缓冲器；所述输出模块包括与多列像素的所述第二信号线相连的第二缓冲器。3.根据权利要求2所述的数据驱动电路，其特征在于，所述第一缓冲器与第一控制信号线及第二控制信号线相连，用于在第一控制信号线所接信号的触发下通过所述第一信号线采集所述阈值电压信号，并用于在第二控制信号线所接信号的触发下向所述第一信号线输出第一预设电平；所述第二缓冲器与第三控制信号线及第四控制信号线相连，用于在所述第三控制信号线所接信号的触发下通过所述第二信号线输出所述输出电压信号，并用于在第四控制信号线所接信号的触发下向所述第二信号线输出第二预设电平。4.根据权利要求3所述的数据驱动电路，其特征在于，所述加法模块与第二控制信号线及第三控制信号线相连，用于在所述第二控制信号线所接信号的触发下接收来自所述转换模块的补偿电压信号与来自所述接收模块的数据电压信号，并用于在第三控制信号线所接信号的触发下将所述输出电压信号向所述输出模块输出。5.根据权利要求3所述的数据驱动电路，其特征在于，所述数据驱动电路还包括生成模块，所述生成模块与所述第一控制信号线、所述第二控制信号线、所述第三控制信号线和所述第四控制信号线相连，用于接收来自时序控制电路的时钟信号，并根据该时钟信号分别生成所述第一控制信号线、所述第二控制信号...

【专利技术属性】
技术研发人员：杨飞，张晨，孟松，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11