RF逻辑分频器制造技术

一种分频器(200)装置包括以环形结构彼此串联耦合的锁存器(202-1，202-2)。每个锁存器包括三态逆变器(Q9-1Q12)、第一电阻电容网络(R1，C1)和第二RC网络(R2，C2)。三态逆变器具有第一时钟端子(CLKB)和第二时钟端子(CLK)。第一RC网络耦合到第一时钟端子。第二RC网络耦合到第二时钟端子。还提供一种偏置网络(206)。该偏置网络具有耦合到每个锁存器的第一RC网络的第一偏置电压发生器(Q19，210)和耦合到每个锁存器的第二RC网络的第二偏置电压发生器(Q20，208)。

【技术实现步骤摘要】
【国外来华专利技术】RF逻辑分频器
本专利技术总体涉及分频器，并且具体地涉及射频(RF)逻辑分频器。
技术介绍
图1示出常规的锁相环(PLL)100的示例。在操作中，相位/频率检测器(PFD)102能够基于基准信号REF与反馈信号FB之间的比较来为电荷泵104产生上升信号UP和下降信号DN。然后电荷泵104能够基于该信号UP和DN改变保持在低通滤波器(LPF)106上的电荷。然后保持在LPF106上的电荷可以被压控振荡器(VCO)108使用以产生输出信号FOUT，并且输出信号FOUT可以被分频器110划分以产生反馈信号FB。因此，输出信号FOUT的频率可以选自基准信号REF。PLL(如PLL110)可以被用在RF合成器中，该PLL可以例如产生用于RF调制器的本地振荡器信号，并且分频器(如分频器110)可以是基于动态逻辑的分频器或电流模式逻辑分频器。作为数字动态逻辑分频器的示例，该数字动态逻辑分频器包括两个三态逆变器(例如，晶体管Q1至Q8)，这两个三态逆变器彼此串联耦合以形成图2中可以看到的环路。这些三态逆变器(例如，晶体管Q1至Q8)耦合在电压轨VDD和VSS之间，并且耦合到VCO108的VCO端子，本文档来自技高网...

【技术保护点】
一种装置，其包括：以环形结构彼此串联耦合的多个锁存器，其中每个锁存器包括：具有第一时钟端子和第二时钟端子的三态逆变器、耦合到所述第一时钟端子的第一电阻电容网络即RC网络以及耦合到所述第二时钟端子的第二RC网络；以及偏置网络，其具有耦合到每个锁存器的所述第一RC网络的第一偏置电压发生器和耦合到每个锁存器的所述第二RC网络的第二偏置电压发生器。

【技术特征摘要】
【国外来华专利技术】2012.09.12 US 13/611,6911.一种分频器，其包括：以环形结构彼此串联耦合的多个锁存器，其中每个所述锁存器包括：具有第一时钟端子和第二时钟端子的三态逆变器；耦合到所述第一时钟端子的第一电阻电容网络即第一RC网络；以及耦合到所述第二时钟端子的第二RC网络；所述分频器进一步包括：偏置网络，其包括：耦合到每个锁存器的所述第一RC网络的第一偏置电压发生器；和耦合到每个锁存器的所述第二RC网络的第二偏置电压发生器，其中所述第一RC网络包括：第一电容器，其耦合到所述第一时钟端子；和第一电阻器，其耦合到所述第一时钟端子和所述第一偏置电压发生器，其中所述第二RC网络包括：第二电容器，其耦合到所述第二时钟端子；以及第二电阻器，其耦合到所述第二时钟端子和所述第二偏置电压发生器，其中每个所述锁存器的所述第一电阻器和所述第二电阻器允许所述多个锁存器的第一锁存器和所述多个锁存器的第二锁存器中的内部晶体管通过所述第一电阻器和所述第二电阻器而被偏置。2.根据权利要求1所述的分频器，其中每个所述锁存器的所述三态逆变器进一步包括：输入端子；输出端子；第一PMOS晶体管，其包括耦合到所述输入端子的栅极；第二PMOS晶体管，其包括耦合到所述第一PMOS晶体管的漏极的源极，耦合到所述第一时钟端子的栅极，以及耦合到所述输出端子的漏极；第一NMOS晶体管，其包括耦合到所述第二时钟端子的栅极，和耦合到所述输出端子的漏极；以及第二NMOS晶体管，其包括耦合到所述第一NMOS晶体管的源极的漏极，和耦合到所述输入端子的栅极。3.根据权利要求2所述的分频器，其中所述第一偏置电压发生器包括：第三PMOS晶体管，其包括耦合到每个锁存器的所述第一电阻器的栅极和漏极；以及第二可调电流源，其耦合到所述第三PMOS晶体管的所述栅极和所述漏极。4.根据权利要求3所述的分频器，其中所述可调电流源是第一可调电流源，并且其中所述第二偏置电压发生器包括：第三NMOS晶体管，其包括耦合到每个锁存器的所述第二电阻器的栅极和漏极；以及第二可调电流源，其耦合到所述第三NMOS晶体管的所述栅极和所述漏极。5.一种分频器，其包括：第一锁存器，其包括：第一三态逆变器，其具有第一输入端子、第一输出端子、第一时钟端子和第二时钟端子；第一电阻电容网络即第一RC网络，其耦合到所述第一时钟端子，其中所述第一RC网络被配置为接收第一时钟信号；以及第二RC网络，其耦合到所述第二时钟端子，其中所述第二RC网络被配置为接收第二时钟信号；第二锁存器，其包括：第二三态逆变器，其具有第二输入端子、第二输出端子、第三时钟端子和第四时钟端子，其中所述第二输出端子耦合到所述第一输入端子；第三电阻电容网络即第三RC网络，其耦合到所述第三时钟端子，其中所述第三RC网络被配置为接收所述第二时钟信号；以及第四RC网络，其耦合到所述第四时钟端子，其中所述第四RC网络被配置为接收所述第一时钟信号；偏置网络，其包括：第一偏置电压发生器，其耦合到所述第一RC网络和所述第三RC网络；和第二偏置电压发生器，其耦合到所述第二RC网络和所述第四RC网络；以及逆变器，其耦合到所述第一输出端子和所述第二输入端子，其中所述第一RC网络、所述第二RC网络、所述第三RC网络和所述第四RC网络中的每一个包括：第五时钟端子；耦合到所述第五时钟端子的电容器；以及耦合到所述第五时钟端子和所述第一偏置电压发生器或所述第二偏置电压发生器中的一个的电阻器，所述第一三态逆变器和所述第二三态逆变器中的每一个进一步包括：第一PMOS晶体管；第二PMOS晶体管，其包括耦合到所述第一PMOS晶体管的漏极的源极；第一NMOS晶体管，其包括耦合到所述第二PMOS晶体管的漏极的漏极；以及第二NMOS晶体管，其包括耦合到所述第一NMOS晶体管的源极的漏极和耦合到所述第一PMOS晶体管的栅极的栅极，其中所述第一RC网络、所述第二RC网络、所述第...

【专利技术属性】
技术研发人员：S·桑卡兰，S·查克拉博蒂，P·T·罗伊内，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US