具有相干性的芯片堆叠高速缓存扩展制造技术

本发明专利技术特别地涉及在处理器芯片的堆叠中的裸片之间高速缓存联合的连接和逻辑使能管理。通过在堆叠中布置裸片以使得故障核心与相邻的良好核心对准，可以在良好核心与故障核心的高速缓存之间实施快速连接。可以根据指派至每个良好核心的优先级由请求的核心与可用高速缓存之间的延迟和/或由核心上负荷来分配高速缓存。

【技术实现步骤摘要】

本专利技术总体涉及半导体芯片的制造以及半导体结构，并且特别地涉及在处理器芯片的堆叠中的裸片之间的连接以及对高速缓存联合的逻辑使能管理。
技术介绍
多核处理器芯片可以提供高性能而同时增大的芯片面积小于机械连接(ganging)的多个单核处理器芯片。然而，多核处理器的制造具有数个挑战，一些来源于这些处理器的复杂性，而一些来源于空间和布局需求。典型的核心可以包括中央处理单元(CPU)逻辑以及至少一个高速缓冲存储器。例如，一些多核处理器的核心可以包括工作于不同速度的一级(L1)、二级(L2)、以及三级(L3)高速缓冲存储器，其可以提供对于数据更快的访问以及增强的处理器性能。如果多核处理器的一个或多个核心在测试时具有缺陷，专用于故障核心的其它功能存储器可以被闲置。因此，在单层或2D封装中已经追求高速缓冲存储器共享。随着芯片增长和/或机械连接在一起，引线长度可以到达其中延迟降低了性能和/或增大了功耗的地步。被开发用于解决引线延迟的技术是芯片或裸片堆叠，也称作3D芯片或裸片堆叠。在这种堆叠中，一个或多个裸片或芯片布置为位于彼此之上，并且包括特征以使得裸片或芯片的部件能够被连接，因此允许在不同裸片或芯片上的器件或部件之间的通信。例如，可以通过硅通孔、焊料凸块、接线接合、和/或其它布置和/或技术来建立连接，这可以缩短在部件和/或器件之间的有效引线长度。一旦已经连接，可以形成附加的材料和/或非通信连接，以使得堆叠有效地变为基本上永久连接的半导体封装体。结果，与在共同平面内布局相同芯片相比，芯片堆叠可以提供更低的功耗、减小的形状因子，以及多个芯片的部件之间减小的接口延迟。
技术实现思路
在本文中所公开的本专利技术实施例可以采取用于至少两个裸片的半导体器件堆叠的高速缓存管理的方法的形式，每个裸片包括至少两个计算装置，每个计算装置包括至少一个核心，每个核心包括本地高速缓存，并且每个裸片包括连接至相应裸片的至少一个核心的至少一个共享高速缓存。方法可以包括测试每个核心，响应于核心未通过测试，将核心标识为故障核心；以及响应于核心通过测试，将核心标识为良好核心。至少两个裸片可以堆叠以使得第一裸片的良好核心与至少一个相邻裸片的故障核心对准，并且每个故障核心的故障核心本地高速缓存可以连接到至少第一对准的良好核心以主要由至少第一对准的良好核心来使用。在本文中所公开的本专利技术另一实施例可以采取具有至少两个裸片的半导体器件堆叠的形式。每个裸片可以包括至少两个计算装置，并且每个计算装置可以包括具有与其相关联的良好核心或故障核心的相应标识符的至少一个核心。每个计算装置也可以具有连接至每个核心的相应的本地高速缓存，连接至计算装置的每个核心的至少一个共享高速缓存，以及连接至计算装置的每个核心的、可以在相应质量指示符中存储每个相应标识符的配置寄存器。至少两个裸片可以被定向为任何裸片的任何故障核心与至少一个其它相邻裸片的相应良好核心对准，并且堆叠可以被配置进入高速缓存扩展模式，在所示高速缓存扩展模式中至少一个良好核心被配置为使用另一个核心的本地高速缓存或者另一计算装置的共享高速缓存中的至少一个。在本文中所公开的本专利技术又一实施例可以采取其中可以测试至少两个裸片中的每个裸片的方法的形式，每个裸片包括具有至少一个相应核心的至少一个计算装置，每个核心具有相应本地核心，以及每个裸片具有连接到至少一个相应核心的至少一个共享高速缓存。用于每个核心的质量指示符可以存储在至少一个配置寄存器中，质量指示符响应于相应核心未通过或者通过了测试而分别将相应核心标识为故障核心或良好核心。可以堆叠裸片使得任何故障裸片与至少一个相邻裸片的相应良好核心对准。如此堆叠，可以确定良好核心与相应的共享高速缓存之间的第一延迟，以及在良好核心与故障核心的本地高速缓存之间的第二延迟。良好核心的本地高速缓存可以连接至本地高速缓存或者共享高速缓存中与第一延迟和第二延迟中较小的延迟相关联的相应高速缓存。通过本专利技术的技术实现附加的特征和优点。在本文中详细描述本专利技术的其它实施例和方面，并且视作请求保护的本专利技术的一部分。为了更好理解具有优点和特征的本专利技术，参照说明书以及附图。附图说明在本说明书结束时在权利要求书中特别指出并且明确请求保护了视作本专利技术的主题。结合附图由以下详细描述可以明确本专利技术的前述和其它特征和优点。图1是根据在本文中所公开的本专利技术实施例来实施的裸片堆叠以及用于裸片堆叠的高速缓存管理系统的示意性截面图。图2是示出了根据在本文中所公开的本专利技术实施例的高速缓存管理方法的一部分的示意性流程图。图3是根据在本文中所公开的本专利技术实施例来实施的高速缓存管理系统的一部分的示意性框图。图4是示出了图3中所示的高速缓存管理系统的部分的多个实例的互连并且包括在根据在本文中所公开的本专利技术实施例的两个裸片的部分中的示意性框图。图5是示出了根据在本文中所公开的本专利技术另一实施例的高速缓存管理方法的另一部分的示意性流程图。图6是其中可以实施在本文中所公开的本专利技术实施例的计算环境的示意性框图。应该注意的是本专利技术的附图未必按照比例绘制。附图意在仅描述本专利技术的典型方面，并且因此不应视作对本专利技术的范围的限定。应该理解的是附图之间类似标注的元件可以参考彼此所描述的那样基本上类似。此外，在参照图1至图6所示和所述的实施例中，相同的附图标记可以表示相同的元件。为了明晰可以省略对于这些元件的重复解释。最后，应该理解的是图1至图6的部件以及它们所附的描述可以适用于在本文中所公开的任何实施例。具体实施方式本专利技术的实施例可以使用固件(FW)、重要产品数据(VPD)和/或管理程序(HV)，它们在本领域是已知的用于实施对计算装置控制的工具并且因此不再赘述。因此，应该理解的是看到在本文中出现的术语固件、VPD和/或管理程序的本领域技术人员在根据在本文中所公开的本专利技术的各个方面的教导下将知晓它们所涉及的含义并且如何利用它们。也应该理解的是，本领域技术人员将知晓和理解术语核心，计算装置，裸片，堆叠，包括本地高速缓存、远程高速缓存、扩展高速缓存、共享高速缓存、n级(Ln，其中n为整数)高速缓存的高速缓存，以及存储器，并且将进一步知晓根据在本文中所公开的本专利技术的实施例如何利用这些术语所涉及的装置。在本文中所公开的本专利技术实施例提供了用于半导本文档来自技高网...

【技术保护点】
一种用于至少两个裸片的半导体器件堆叠的高速缓存管理方法，每个裸片包括至少两个计算装置，每个计算装置包括至少一个核心，每个核心包括本地高速缓存，并且每个裸片包括连接至相应裸片的至少一个核心的至少一个共享高速缓存，所述方法包括：测试每个核心；响应于核心未通过所述测试，将所述核心标识为故障核心；响应于核心通过所述测试，将所述核心标识为良好核心；堆叠所述至少两个裸片，以使得第一裸片的良好核心与至少一个相邻裸片的故障核心对准；以及将每个故障核心的故障核心本地高速缓存连接到至少第一对准的良好核心，以用于主要由所述至少第一对准的良好核心使用。

【技术特征摘要】
2013.10.10 US 14/051,0671.一种用于至少两个裸片的半导体器件堆叠的高速缓存管理方
法，每个裸片包括至少两个计算装置，每个计算装置包括至少一个
核心，每个核心包括本地高速缓存，并且每个裸片包括连接至相应
裸片的至少一个核心的至少一个共享高速缓存，所述方法包括：
测试每个核心；
响应于核心未通过所述测试，将所述核心标识为故障核心；
响应于核心通过所述测试，将所述核心标识为良好核心；
堆叠所述至少两个裸片，以使得第一裸片的良好核心与至少一个
相邻裸片的故障核心对准；以及
将每个故障核心的故障核心本地高速缓存连接到至少第一对准
的良好核心，以用于主要由所述至少第一对准的良好核心使用。
2.根据权利要求1所述的方法，进一步包括存储每个核心的相
应质量指示符以及相应地址，所述相应质量指示符包括良好、具有
故障高速缓存的良好核心、具有良好高速缓存的故障核心、或者具
有故障高速缓存的故障核心中的一个。
3.根据权利要求2所述的方法，其中，堆叠所述至少一个裸片
包括：使用每个核心的所述相应质量指示符以及所述相应地址，以
使得一个裸片的具有良好高速缓存的任何故障核心与至少一个相邻
计算装置的至少一个相应良好核心对准。
4.根据权利要求1所述的方法，进一步包括：为每个计算装置
提供具有至少扩展模式位的相应的扫描通信(SCOM)寄存器，所述
扩展模式位的第一数值指示扩展模式被启用，并且所述扩展模式位
的第二数值指示扩展模式被禁用，所述相应的SCOM寄存器进一步
包括用于相应计算装置的每个故障核心的至少两个相应故障核心高
速缓存位，所述故障核心高速缓存位的数值存储故障核心的地址。
5.根据权利要求4所述的方法，进一步包括由每个相应对准的
良好核心使用与每个配置寄存器通信的管理程序来对任何故障核心

\t高速缓存的使用进行管理。
6.根据权利要求1所述的方法，其中，每个核心包括相应的本
地高速缓存，每个裸片包括相应的共享高速缓存，以及所述方法进
一步包括：确定在良好核心与所述相应的共享高速缓存之间的第一
延迟，确定在所述良好核心与故障核心的所述本地高速缓存之间的
第二延迟，并且将所述良好核心的所述本地高速缓存连接至所述本
地高速缓存或者所述共享高速缓存中与所述第一延迟和所述第二延
迟中较小的延迟相关联的相应高速缓存。
7.根据权利要求1所述的方法，进一步包括：当所述第一对准
的良好核心并未使用所述故障核心高速缓存时，将所述故障核心高
速缓存连接到用于次要使用的至少第二对准的良好核心。
8.根据权利要求1所述的方法，进一步包括：针对故障监控每
个良好核心，将经历故障的任何良好核心标识为故障核心，并且将
任何故障核心的故障核心高速缓存指派到至少一个良好核心。
9.根据权利要求1所述的方法，进一步包括：响应于第一良好
高速缓存需要附加的高速缓存，将第二良好核心的相应良好核心高
速缓存的至少一部分指派至所述第一良好核心。
10.根据权利要求9所述的方法，进一步包括：响应于所述第一
良好核心不再需要附加的高速缓存，将所述相应良好核心高速缓存
的所述至少一部分再指派至所述第二良好核心。
11.根据权利要求1所述的方法，进一步包括将存储器密集型工
作负荷发送至所述至少一个对准的良好核心。
1...

【专利技术属性】
技术研发人员：E·R·科德罗，A·哈里达斯，S·K·潘达，S·赛瑟拉曼，D·B·C·维德亚普尔纳查里，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US