与FPGA结合的FLASH芯片及指令处理方法技术

本发明专利技术提供了一种与FPGA结合的FLASH芯片，所述FPGA与Flash-1之间通过互连的内部IO引脚对进行内部相互通信；所述FPGA与Flash-2中相同的IO引脚相连，并且连接到所述芯片的同一外部共享引脚上；外部指令通过所述芯片的外部共享引脚传输到Flash-2与FPGA中，Flash-2与FPGA分别判断是否执行所述外部指令；若所述外部指令为所述Flash-2无法识别的RPMC验证指令，则FPGA依据配置信息与RPMC的值生成第一RPMC验证值，并判断是否与RPMC验证指令中的第二RPMC验证值一致；若不一致，则所述芯片为非法芯片。本发明专利技术用以解决设计复杂度高，设计周期长，设计成本高，通用性弱，工作效率低等问题。

【技术实现步骤摘要】
与FPGA结合的FLASH芯片及指令处理方法
本专利技术涉及芯片
，特别是涉及一种与FPGA结合的FLASH芯片及指令处理方法。
技术介绍
RPMC(ReplayProtectionMonotonicCounter，应答保护单调计数器)是Intel主推的基本输入输出系统（BasicInput-OutputSystem，BIOS）芯片的一个新功能。它包含一个大容量的Flash芯片和RPMC电路。其中，Flash芯片的容量为8M、16M、32M、64M、128M、256M或者更高，用来存储CPUBIOS的代码和数据；RPMC电路保证读写数据的机密性和完整性。RPMC电路与其集成的FLASH一起构成了个人计算机（PersonalComputer，PC）系统中BIOS的硬件平台。在设计具有RPMC功能的FLASH芯片时，设计者通常会把大容量Flash和RPMC集成在一个芯片上，即RPMC电路和Flash一起设计。但是，这种设计方法存在以下缺点：由于需要将FLASH和RPMC集成在一个芯片上，因此单片芯片的面积大、封装成本高，导致设计成本较高；并且RPMC电路和FLASH一起设计，导致芯片设计复杂度高、设计周期长；芯片在一个时刻只能做一种操作；另外，芯片的重复利用性差，功能升级困难，并且该芯片的Flash的容量不可扩展。因此，本领域技术人员迫切需要解决的问题之一在于，提出一种与FPGA结合的FLASH芯片及指令处理方法，用以解决设计复杂度高，设计周期长，设计成本高，通用性弱，工作效率低等问题。
技术实现思路
本专利技术所要解决的技术问题是提供一种与FPGA结合的FLASH芯片及指令处理方法，用以解决设计复杂度高，设计周期长，设计成本高，通用性弱，工作效率低等问题。为了解决上述问题，本专利技术公开了一种与FPGA结合的FLASH芯片，包括：现场可编程门阵列FPGA，第一存储芯片Flash-1，以及，第二存储芯片Flash-2；所述FPGA中设置有应答保护单调计数器RPMC及配置信息；所述第一存储芯片Flash-1中存储有所述RPMC的值，其中，所述Flash-1和所述FPGA各自包括内部IO引脚，所述Flash-1的内部IO引脚与所述FPGA的内部IO引脚互连，所述FPGA与所述Flash-1之间通过互连的内部IO引脚对进行内部相互通信；所述FPGA与所述Flash-2中相同的IO引脚相连，并且连接到所述芯片的同一外部共享引脚上；外部指令通过所述芯片的外部共享引脚传输到所述Flash-2与所述FPGA中；外部指令通过所述芯片的外部共享引脚传输到所述Flash-2与所述FPGA中，所述Flash-2与所述FPGA分别判断是否执行所述外部指令；其中，所述外部指令包括RPMC验证指令；若所述外部指令为所述Flash-2无法识别的RPMC验证指令，则所述FPGA依据配置信息与所述RPMC的值生成第一RPMC验证值，并判断是否与所述RPMC验证指令中的第二RPMC验证值一致；若不一致，则所述芯片为非法芯片。优选地，当通过外部共享引脚接收到外部指令时，所述FPGA通过与所述Flash-1之间互连的内部IO引脚通知将所述RPMC的值加1。优选地，所述外部指令包括RPMC更新指令；当通过外部共享引脚接收到外部指令为所述Flash-2无法识别的RPMC更新指令，则所述FPGA通过与所述Flash-1之间互连的内部IO引脚通知依据RPMC更新指令对所述RPMC的值进行更新。优选地，所述Flash-1及所述Flash-2为NOR型非易失性存储器NOR-Flash、NAND型非易失性存储器NAND-Flash，或者，电可擦只读存储器EEPROM。优选地，所述FPGA中还存储有纠错码ECC，和/或，坏块管理BBM。本专利技术实施例还公开了一种与FPGA结合的FLASH芯片外部指令处理的方法，所述芯片包括现场可编程门阵列FPGA，第一存储芯片Flash-1，以及，第二存储芯片Flash-2；所述FPGA中设置有应答保护单调计数器RPMC及配置信息；所述第一存储芯片Flash-1中存储有所述RPMC的值，所述的方法包括：接收外部指令；若所述外部指令为RPMC验证指令，则获取所述配置信息及RPMC的值；依据所述配置信息与RPMC的值生成第一RPMC验证值；判断所述第一RPMC验证值与所述RPMC验证指令中的第二RPMC验证值是否一致；若不一致，则判定所述芯片为非法芯片。优选地，所述的方法还包括：当接收到所述外部指令时，所述RPMC的值加1。优选地，所述的方法还包括：若所述外部指令为RPMC更新指令，则依据所述RPMC更新指令对所述RPMC的值进行更新并存储。优选地，所述的方法还包括：在预置的时间段接收到所述RPMC更新指令。优选地，所述的方法还包括：当接收到多个外部指令时，分别判断是否执行所述多个外部指令。与现有技术相比，本专利技术包括以下优点：1、本专利技术实施例所提出的与FPGA结合的FLASH芯片可以包括现场可编程门阵列FPGA，第一存储芯片Flash-1，以及，第二存储芯片Flash-2；Flash-1和FPGA各自包括内部IO引脚，所述Flash-1的内部IO引脚与所述FPGA的内部IO引脚互连，所述FPGA与所述Flash-1之间通过互连的内部IO引脚对进行内部相互通信；所述FPGA与Flash-2中相同的IO引脚相连，并且连接到所述芯片的同一外部共享引脚上；外部指令通过所述芯片的外部共享引脚传输到所述Flash-2与所述FPGA中。在具体实现中，还将定期接收到RPMC验证指令，FPGA依据本地配置以及Flash-1中的RPMC的值生成验证值，并与RPMC验证指令中的验证值进行比对，判断是否一致，若一致，说明该芯片为合法芯片，可以继续运行，若不一致，说明该芯片为非法芯片，为了保证数据的机密性和完整性，可以禁止该芯片继续运行。另外，由于在本专利技术实施例中可以利用现有的Flash芯片即可实现，并且，不需要像流水线一样需通过一系列工艺步骤制造芯片，因此，芯片设计复杂度低、设计周期短、成本低。2、Flash-1及Flash-2的容量可以扩展，通用性强，例如，可以增加单片Flash的容量，或者将多个Flash封装在一起。3、选择Flash-1及Flash-2的自由度高，例如可以选择NOR-Flash，NAND-Flash，或者EEPROM等其他存储器类型芯片。4、FPGA可以多次重开发，并且速度快，只需对FPGA开发即可实现算法的升级，成本低。5、Flash和FPGA中的RPMC还可以同时执行不同的指令，即Flash和RPMC可以并行工作，因此，提高了芯片的性能。6、利用FPGA与通用Flash来实现特殊功能的FLASH芯片，提升了开发速度，降低了开发成本。附图说明图1是本专利技术的一种与FPGA结合的FLASH芯片的结构图；图2是本专利技术的一种与FPGA结合的FLASH芯片外部指令处理的方法实施例的步骤流程图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。本专利技术实施例的核心构思之一在于，与FPGA结合的FLASH芯片包括现场可编程门阵列FPGA，第一存储芯片Flash-1，以及，第二存储本文档来自技高网...

【技术保护点】
一种与FPGA结合的FLASH芯片，其特征在于，包括：现场可编程门阵列FPGA，第一存储芯片Flash‑1，以及，第二存储芯片Flash‑2；所述FPGA中设置有应答保护单调计数器RPMC及配置信息；所述第一存储芯片Flash‑1中存储有所述RPMC的值，其中，所述Flash‑1和所述FPGA各自包括内部IO引脚，所述Flash‑1的内部IO引脚与所述FPGA的内部IO引脚互连，所述FPGA与所述Flash‑1之间通过互连的内部IO引脚对进行内部相互通信；所述FPGA与所述Flash‑2中相同的IO引脚相连，并且连接到所述芯片的同一外部共享引脚上；外部指令通过所述芯片的外部共享引脚传输到所述Flash‑2与所述FPGA中；外部指令通过所述芯片的外部共享引脚传输到所述Flash‑2与所述FPGA中，所述Flash‑2与所述FPGA分别判断是否执行所述外部指令；其中，所述外部指令包括RPMC验证指令；若所述外部指令为所述Flash‑2无法识别的RPMC验证指令，则所述FPGA依据配置信息与所述RPMC的值生成第一RPMC验证值，并判断是否与所述RPMC验证指令中的第二RPMC验证值一致；若不一致，则所述芯片为非法芯片。...

【技术特征摘要】
1.一种与FPGA结合的FLASH芯片，其特征在于，包括：现场可编程门阵列FPGA，第一存储芯片Flash-1，以及，第二存储芯片Flash-2；所述FPGA中设置有应答保护单调计数器RPMC及配置信息；所述第一存储芯片Flash-1中存储有所述RPMC的值，其中，所述Flash-1和所述FPGA各自包括内部IO引脚，所述Flash-1的内部IO引脚与所述FPGA的内部IO引脚互连，所述FPGA与所述Flash-1之间通过互连的内部IO引脚对进行内部相互通信；所述FPGA与所述Flash-2中相同的IO引脚相连，并且连接到所述FLASH芯片的同一外部共享引脚上；外部指令通过所述FLASH芯片的外部共享引脚传输到所述Flash-2与所述FPGA中，所述Flash-2与所述FPGA分别判断是否执行所述外部指令；其中，所述外部指令包括RPMC验证指令；若所述外部指令为所述Flash-2无法识别的RPMC验证指令，则所述FPGA依据配置信息与所述RPMC的值生成第一RPMC验证值，并判断是否与所述RPMC验证指令中的第二RPMC验证值一致；若不一致，则所述FLASH芯片为非法芯片。2.根据权利要求1所述的一种与FPGA结合的FLASH芯片，其特征在于，当通过外部共享引脚接收到外部指令时，所述FPGA通过与所述Flash-1之间互连的内部IO引脚通知将所述RPMC的值加1。3.根据权利要求1或2所述的一种与FPGA结合的FLASH芯片，其特征在于，所述外部指令包括RPMC更新指令；当通过外部共享引脚接收到外部指令为所述Flash-2无法识别的RPMC更新指令，则所述FPGA通过与所述Flash-1之间互连的内部IO引脚通知依...

【专利技术属性】
技术研发人员：张新楼，潘荣华，张赛，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11