本实用新型专利技术涉及集成电路设计领域，为实现对寄生带来的影响的补偿，大幅度提高累加器的有效累加级数，同时不过多地增加电路的面积和功耗。为此，本实用新型专利技术采取的技术方案是，应用于TDI型CMOS图像传感器的模拟累加器，包括运算放大器、N+1级积分器、采样开关、积分开关，还包括两个正反馈电容，一个正反馈电容连接在运算放大器的正输入端与正输出端之间，另一个正反馈电容连接在运算放大器的负输入端与负输出端之间。本实用新型专利技术主要应用于集成电路设计。
【技术实现步骤摘要】
本技术涉及集成电路设计领域，特别涉及一种补偿CMOS型TDI图像传感器中 模拟累加器的寄生的实现装置和方法。具体讲，涉及应用于TDI型CMOS图像传感器的模拟 累加器
技术介绍
时间延迟积分（TDI)图像传感器是一种特殊的单行图像传感器。相对于普通的 单行图像传感器，TDI图像传感器通过对同一物体的多次采集和像素信号的N次累加，由 于信号在累加过程中增加了N倍，而噪声在累加过程中增加了K咅，所以输出图像信噪比 (SNR)提高了倍。因此，TDI图像传感器可以在高移动速度，低光照强度的情况下，获得 低噪声的输出图像。 早期的TDI图像传感器主要通过C⑶图像传感器实现，这是由于C⑶图像传感器 可以实现电荷的无噪声累加。但是由于CCD技术采用高电压实现，难以和像素信号处理电 路集成，而随着CMOS技术的发展，M0S器件在噪声，暗电流，光响应等发面取得了显著的进 步，采用CMOS技术实现TDI图像传感器（TDICIS)开始得到广泛的研宄。 对于在电压域实现对像素累加的TDICIS，随着累加级数的提升，不仅受到电路噪 声的影响，同时也被电路寄生所限制。由于积分器内部寄生的影响，闲置积分器不会完全从 运算放大器的输入输出总线断开，而以小寄生电容的形式存在。对于寄生所带来的影响，可 以直观地理解为在每次积分时，寄生电容挂载在运放输入输出端，形成负反馈，减少积分效 果，从而降低累加效果，抑制了有效累加级数的提升。
技术实现思路
为克服现有技术的不足，实现对寄生带来的影响的补偿，大幅度提高累加器的有 效累加级数，同时不过多地增加电路的面积和功耗。为此，本技术采取的技术方案是， 应用于TDI型CMOS图像传感器的模拟累加器，包括运算放大器、N+1级积分器、采样开关、 积分开关，还包括两个正反馈电容，一个正反馈电容连接在运算放大器的正输入端与正输 出端之间，另一个正反馈电容连接在运算放大器的负输入端与负输出端之间。 正反馈电容结构具体包括：电容值呈指数变化的三个正反馈电容上下各连接一个 开关，通过校正码控制开关是否导通，来决定电容是否接入电路；校正码由一个三位计数器 产生，该计数器由三个D触发器级联实现，每个D触发器输出端反相Qn反接回数据端D与 下一级D触发器的时钟端Clk，第一级D触发器的输入端由Cal.Bit控制，最终的输出为所 有D触发器的输出端Q。 与已有技术相比，本技术的技术特点与效果： 在现有模拟累加器中，积分器内部寄生的存在将抑制模拟累加器的有效累加级数 的提升。添加正反馈，可以在不改变模拟累加器的工作原理的基础上，实现对积分器内部寄 生的补偿，从而大幅度提升模拟累加器的有效累加级数。与现有模拟累加器相比，所提出的 方法结构简单，没有增加过多的面积和功耗。【附图说明】 图1为本技术所提出的模拟累加器的结构图。 图2为本技术所提出的模拟累加器的时序图。 图3正反馈电容的具体电路。【具体实施方式】 本技术对应用于TDICIS中的模拟累加器进行改进，通过添加正反馈电容实 现对寄生带来的影响的补偿。其能够大幅度提高累加器的有效累加级数，同时不过多地增 加电路的面积和功耗。 图1为本技术所提出的模拟累加器的结构图，包括运算放大器、N+1级积分 器、采样开关、积分开关和正反馈电容，通过时间过采样技术，可以实现N级的像素信号累 加。运算放大器采用全差分结构实现，采样电容连接采样开关clkl、积分开关clk2与运算 放大器的输入端，clkl同时连接至像素信号或偏置电压。另一个采样开关clkl'跨接在运 算放大器的输入输出端。每一级积分器由四个积分开关、两个积分电容、两个复位开关组 成。积分电容通过两个积分开关I和I'连接至运算放大器的输入输出端。为了实现复位， 复位开关Reset连接运放输入端与积分电容下极板，复位开关Reset'连接两个积分电容的 上极板。为了实现对寄生的补偿，正反馈电容一个连接运算放大器的正输入端与正输出端， 一个连接运算放大器的负输入端与负输出端。由于正反馈电容的存在，累加器处于积分阶 段时将形成一个正反馈通路，与寄生电容形成的负反馈通路相对应，当正反馈电容与寄生 电容所形成的负反馈电容相同时，寄生带来的影响将被完全抵消。 图2为本技术所提出模拟累加器的时序图。该结构工作时，每一级积分器的 工作状态可以分为：复位阶段、采样阶段以及积分阶段。 复位阶段：clkl、clkl'、Reset以及Reset'闭合，I以及I'断开。clkl'用于复 位运放输入输出端的电压，clkl用于采样输入电压，此时，运放失调被存储于采样电容中， 以便实现失调消除。Reset以及Reset'用于消除积分电容中的电荷，实现对积分电容的复 位。 采样阶段：clkl以及clkl'闭合，Reset、Reset'I以及I'断开。clkl'用于复位 运放输入输出端的电压，clkl用于米样输入电压。 积分阶段：以第x级积分器的积分阶段为例，clkl、clkl'、Resetx以及Resetx' 断开，clk2、Ix和lx'闭合。clk2、Ix和lx'形成积分回路，将采样电容内的电荷转移至积 分电容内。 为实现对正反馈电容大小的调节，可以通过开关控制不同大小的电容是否接入正 反馈通路实现。图3为正反馈电容的具体电路。其中，电容值呈指数变化的三个正反馈电 容上下各连接一个开关，通过校正码控制开关是否导通，来决定电容是否接入电路。校正码 由一个三位计数器产生，该计数器由三个D触发器级联实现，每个D触发器输出端反相QnS 接回数据端D与下一级D触发器的时钟端Clk，第一级D触发器的输入端由Cal.Bit控制， 最终的输出为所有D触发器的输出端Q。当Cal.Bit传输一次上升沿，计数器结果+1，从而 完成对校正码的改变。通过观察累加输出曲线或者所设计的TDI图像传感器的成像效果， 来调节校正码，即可完成对寄生的补偿，实现最佳的累加效果或成像质量。 为使本技术的目的、技术方案和优点更加清晰，下面将结合实例给出本实用 新型实施方式的具体描述。以128级的模拟累加器为例，简要论述累加器的工作原理。在 第1个周期内完成第1个积分器对第1个像素的采样和积分，第2个周期内完成第2个积 分器对第2个像素的米样和积分，直至第128个周期内完成第128个积分器对第128个像 素的采样和积分，最后第129个周期内完成第129个积分器对第1个像素的采样和积分，此 时，完成一个渡越时间内的操作。 对于Cal.Bit的控制，主要在于调节累加曲线的线性度，如果单独实现累加器，可 以通过观察累加器的输出曲线的线性度来调节校正码，而对于完整的TDI图像传感器，可 以将校正码从〇开始调节，输出图像SNR将逐渐提升，当SNR开始下降前，前一个校正码即 为最佳校正码。【主权项】1. 一种应用于TDI型CMOS图像传感器的模拟累加器，包括运算放大器、N+1级积分器、 采样开关、积分开关，其特征是，还包括两个正反馈电容，一个正反馈电容连接在运算放大 器的正输入端与正输出端之间，另一个正反馈电容连接在运算放大器的负输入端与负输出 端之间。2. 如权利要求1所述的应用于TDI型CMOS图像传感器的模拟累加器，其特征是，正反 馈电容结构本文档来自技高网...
【技术保护点】
一种应用于TDI型CMOS图像传感器的模拟累加器，包括运算放大器、N+1级积分器、采样开关、积分开关，其特征是，还包括两个正反馈电容，一个正反馈电容连接在运算放大器的正输入端与正输出端之间，另一个正反馈电容连接在运算放大器的负输入端与负输出端之间。
【技术特征摘要】
【专利技术属性】
技术研发人员：徐江涛，黄福军，聂凯明，高志远，史再峰，高静，姚素英，
申请(专利权)人：天津大学，
类型：新型
国别省市：天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。