本发明专利技术涉及DMD器件成像曝光领域，一种多DMD拼接的曝光系统和方法，该系统包括主机、核心控制板、多个DMD驱动板和DMD芯片，所述的主机与核心控制板通过USB线缆相连，核心控制板和DMD驱动板间通过并行总线相连，DMD芯片与DMD驱动板相连，通过设置一核心控制板将图片进行分割，并经高速并行接口连接多个DMD驱动板，驱动多个DMD实现同步翻转，对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。本发明专利技术的方法，通过对图像进行分割，并同时对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。通过本发明专利技术方法，能够精确控制曝光时间以及9个DMD同步曝光，保证了微镜像素曝光时间的一致性和曝光的精度。
【技术实现步骤摘要】
【专利摘要】本专利技术涉及DMD器件成像曝光领域，一种多DMD拼接的曝光系统和方法，该系统包括主机、核心控制板、多个DMD驱动板和DMD芯片，所述的主机与核心控制板通过USB线缆相连，核心控制板和DMD驱动板间通过并行总线相连，DMD芯片与DMD驱动板相连，通过设置一核心控制板将图片进行分割，并经高速并行接口连接多个DMD驱动板，驱动多个DMD实现同步翻转，对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。本专利技术的方法，通过对图像进行分割，并同时对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。通过本专利技术方法，能够精确控制曝光时间以及9个DMD同步曝光，保证了微镜像素曝光时间的一致性和曝光的精度。【专利说明】一种多DMD拼接的曝光系统及方法
本专利技术涉及DMD(Digital Mirror Device，数字微镜器件)器件成像曝光领域，具体来说是一种多DMD并行拼接提高曝光效率的方法，尤其涉及大尺寸、大面积的DMD曝光系统及方法。
技术介绍
在3D (3-Dimens1n，3 维)打印、CTS (computer-to-screen)等系统中，目前比较流行的是采用DMD作为成像曝光的关键输出设备。由于单个DMD实现曝光的尺寸较小，如果要实现大尺寸的曝光，一般需要通过二维移动平台，采用步进曝光方式。步进曝光方法中二维机械机构的频繁启停会产生机械震动，影响曝光精度。
技术实现思路
解决上述技术问题，本专利技术提供了一种多DMD拼接的曝光系统，通过设置一核心控制板将图片进行分割，并经高速并行接口连接多个DMD驱动板，驱动多个DMD实现同步翻转，对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。 本专利技术还提供了一种多DMD拼接的曝光方法，通过对图像进行分割，并同时对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。 为了达到上述目的，本专利技术所采用的技术方案是，一种多DMD拼接的曝光系统，包括主机、核心控制板、多个DMD驱动板和DMD芯片，所述的主机与核心控制板通过USB线缆相连，核心控制板和DMD驱动板间通过并行总线相连，DMD芯片与DMD驱动板相连，所述主机用于将二值图像分割成多个子图像，并对每个子图像进行编号，并依序将子图像通过USB线缆发送至核心控制板，所述核心控制板用于接收子图像，并根据编号将子图像通过并行总线同步发送至多个DMD驱动板，所述DMD驱动板根据编号接收子图像，并驱动DMD芯片对子图像进行同步翻转，实现投影曝光。 进一步的，所述核心控制板包括电源管理模块、USB3.0接口、FPGA模块和高速并行接口，所述电源管理模块为USB3.0接口、FPGA模块和高速并行接口供电，所述USB3.0接口通过USB线缆与主机连接，所述USB3.0接口还通过并行接口与FPGA模块连接，并实时将接收到的子图像发送至FPGA模块，FPGA模块将子图像存储至FIFO缓存，FPGA模块从FIFO缓存中读出数据，通过高速并行接口传输至DMD驱动板。 进一步的，所述DMD驱动板包括FPGA核心驱动模块、DMD芯片和DAD芯片，所述FPGA核心驱动模块与DMD芯片和DAD芯片连接，DAD芯片与DMD芯片连接，FPGA核心驱动模块接收高速并行接口发送的子图像，并缓存在FIFO中，通过FPGA编写的DAD芯片和DMD芯片驱动状态机控制图像数据写入DMD，实现子图像曝光。 一种多DMD拼接的曝光方法，适用于上述系统，包括以下步骤: 主机将二值图像分割成多个子图像，并对每个子图像进行编号，并依序将子图像通过USB线缆发送至核心控制板，核心控制板接收子图像，并根据编号将子图像通过并行总线同步发送至多个DMD驱动板，DMD驱动板根据编号接收子图像，并驱动DMD芯片对子图像进行同步翻转，实现投影曝光。 本专利技术通过采用上述技术方案，与现有技术相比，具有如下优点:本专利技术的系统，通过设置一核心控制板将图片进行分割，并经高速并行接口连接多个DMD驱动板，驱动多个DMD实现同步翻转，对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。能够增加单次曝光的面积，克服单个DMD曝光效率较低的问题，使曝光设备的效率能够更高。 本专利技术的方法，通过对图像进行分割，并同时对分割后的子图像进行同步翻转曝光，进而满足大尺寸的二值图像曝光。通过本专利技术方法，能够精确控制曝光时间以及9个DMD同步曝光，保证了微镜像素曝光时间的一致性和曝光的精度。 【专利附图】【附图说明】 图1是本专利技术的系统结构框图。 图2是核心控制板FPGA内部逻辑示意图。 图3是DMD驱动板FPGA内部逻辑示意图。 图4是本专利技术的方法流程图。 【具体实施方式】 现结合附图和【具体实施方式】对本专利技术进一步说明。 作为一个具体的实施例，如图1至图3所示，本专利技术的一种多DMD拼接的曝光系统，包括主机、核心控制板、多个DMD驱动板和DMD芯片，所述的主机与核心控制板通过USB线缆相连，核心控制板和DMD驱动板间通过并行总线相连，DMD芯片与DMD驱动板相连，所述主机用于将二值图像分割成多个子图像，并对每个子图像进行编号，并依序将子图像通过USB线缆发送至核心控制板，所述核心控制板用于接收子图像，并根据编号将子图像通过并行总线同步发送至多个DMD驱动板，每个DMD驱动板接收一幅子图像。 所述DMD驱动板根据编号接收子图像，并驱动DMD芯片对子图像进行同步翻转，实现投影曝光。 从图1中可以看到整个系统的实现:通过控制软件将要曝光的大幅面图像进行分害J，分割的大小与DMD的分辨率匹配，并且与DMD的排列方式一致，然后按顺序进行编号。通过USB发送时先通过命令的方式发送编号，然后发送该编号对应的子图像。将分割好的子图像全部发送完后，控制软件发送一个同步命令，控制所有的DMD进行同步翻转，当设定的曝光时间到时，控制软件发送关闭命令，关闭所有DMD，保证所有微镜像素曝光时间的一致性。 参考图2所示，显示本专利技术中的核心控制板FPGA内部逻辑示意图。所述核心控制板包括电源管理模块、USB3.0接口、FPGA模块和高速并行接口，所述电源管理模块为USB3.0接口、FPGA模块和高速并行接口供电，所述USB3.0接口通过USB线缆与主机连接，所述USB3.0接口还通过并行接口与FPGA模块连接，并实时将接收到的子图像发送至FPGA模块，FPGA模块将子图像存储至FPGA内部的FIFO缓存，然后通过高速并行接口传输至DMD驱动板。核心控制板包括现场可编程门阵列(FPGA)和USB收发模块。核心控制板的任务是通过USB模块接收来自主机的命令和子图像数据。收到的子图像数据缓存到FPGA片内FIFO中，收满一帧，由FIFO的标志位触发，将FIFO中的数据读出放到高速并行接口上，同时将子图像编号也放到高速并行接口上。该高速接口上主要有数据通道、编号信号线、同步信号以及微镜关闭信号。当所有的图像数据全部发送到DMD驱动板后，这时核心控制板会收到主机发来的同步翻转命令，核心控制板解析该命令后，在同步信号线上发送一个高脉冲，通知DMD驱动板统一开始DMD翻转的操作。 参考图3所示，所述DMD驱动板包括F本文档来自技高网...
【技术保护点】
一种多DMD拼接的曝光系统，其特征在于：包括主机、核心控制板、多个DMD驱动板和DMD芯片，所述的主机与核心控制板通过USB线缆相连，核心控制板和DMD驱动板间通过并行总线相连，DMD芯片与DMD驱动板相连，所述主机用于将二值图像分割成多个子图像，并对每个子图像进行编号，并依序将子图像通过USB线缆发送至核心控制板，所述核心控制板用于接收子图像，并根据编号将子图像通过并行总线同步发送至多个DMD驱动板，所述DMD驱动板根据编号接收子图像，并驱动DMD芯片对子图像进行同步翻转，实现投影曝光。
【技术特征摘要】
【专利技术属性】
技术研发人员：黄新栋，王旭，
申请(专利权)人：厦门理工学院，
类型：发明
国别省市：福建;35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。