本发明专利技术公开了一种栅极驱动电路、阵列基板及显示装置，属于显示技术领域，解决了现有的GOA电路输出的栅极驱动信号的波形质量较差的技术问题。该栅极驱动电路用于向Gn输出栅极驱动信号，包括上拉电路、下传晶体管和下拉电路；其中，上拉电路用于向所述栅极驱动电路中的基准点输出高电位，所述上拉电路的第一输入端连接Gn-1，所述上拉电路第二输入端连接Gn-2，所述上拉电路的输出端连接所述基准点。本发明专利技术可用于液晶显示器或OLED显示器等显示装置。
【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种栅极驱动电路、阵列基板及显示装置，属于显示
，解决了现有的GOA电路输出的栅极驱动信号的波形质量较差的技术问题。该栅极驱动电路用于向Gn输出栅极驱动信号，包括上拉电路、下传晶体管和下拉电路；其中，上拉电路用于向所述栅极驱动电路中的基准点输出高电位，所述上拉电路的第一输入端连接Gn-1，所述上拉电路第二输入端连接Gn-2，所述上拉电路的输出端连接所述基准点。本专利技术可用于液晶显示器或OLED显示器等显示装置。【专利说明】栅极驱动电路、阵列基板及显示装置
本专利技术涉及显示
，具体地说，涉及一种栅极驱动电路、阵列基板及显示装置。
技术介绍
目前，在液晶显示器以及有机发光二极管(Organic Light-Emitting D1de，简称0LED)显示器中，普遍采用薄膜晶体管(Thin Film Transistor，简称TFT)来驱动各个像素单元。 另一方面，运用Gate Driver on Array(简称GOA)技术可以将用于驱动薄膜晶体管的栅极驱动电路制作在阵列基板上，以替代原有的外接集成电路，能够减少外接集成电路的焊接工序，提高生产效率，降低生产成本，还能够实现窄边框，甚至无边框的显示产品。 但现有的GOA电路输出的栅极驱动信号的波形质量较差，这将导致显示器显示的图像质量较差。
技术实现思路
本专利技术的目的在于提供一种栅极驱动电路、阵列基板及显示装置，以解决现有的GOA电路输出的栅极驱动信号的波形质量较差的技术问题。 本专利技术提供一种栅极驱动电路，用于向第η条扫描线输出栅极驱动信号； 所述栅极驱动电路包括上拉电路、下传晶体管和下拉电路； 所述上拉电路用于向所述栅极驱动电路中的基准点输出高电位，所述上拉电路的第一输入端连接第η-l条扫描线，所述上拉电路第二输入端连接第η-2条扫描线，所述上拉电路的输出端连接所述基准点； 所述下传晶体管的栅极连接所述基准点，所述下传晶体管的源极连接时钟信号线，所述下传晶体管的漏极连接第η条扫描线，当所述基准点和所述时钟信号线均为高电位时，所述下传晶体管的漏极向第η条扫描线输出高电位； 所述下拉电路用于向所述基准点以及第η条扫描线输出低电位，所述下拉电路的第一输入端连接第η+1条扫描线，所述下拉电路的输出端连接所述基准点。 进一步的是，所述栅极驱动电路还包括连接于所述基准点与第η条扫描线之间的耦合电容。 优选的是，所述上拉电路包括第一晶体管和第二晶体管； 所述第一晶体管的栅极连接第η-l条扫描线，源极连接第一信号线，漏极连接所述基准点； 所述第二晶体管的栅极连接第η-2条扫描线，源极连接所述第一信号线，漏极连接所述基准点。 进一步的是，所述下拉电路还设置有第二输入端，且所述下拉电路的第二输入端连接第η+2条扫描线。 优选的是，所述下拉电路包括第三晶体管和第四晶体管； 所述第三晶体管的栅极连接第η+1条扫描线，源极连接第二信号线，漏极连接所述基准点； 所述第四晶体管的栅极连接第η+2条扫描线，源极连接所述第二信号线，漏极连接所述基准点。 优选的是，在正向扫描时，所述第一信号线输出高电位，所述第二信号线输出低电位； 在反向扫描时，所述第一信号线输出低电位，所述第二信号线输出高电位。 进一步的是，所述栅极驱动电路还包括第一下拉维持电路和第二下拉维持电路； 在正向扫描时，所述第一下拉维持电路用于维持所述基准点及第η条扫描线的低电位； 在反向扫描时，所述第二下拉维持电路用于维持所述基准点及第η条扫描线的低电位。 本专利技术还提供一种阵列基板，包括若干级连的上述的栅极驱动电路，每个所述栅极驱动电路用于向一条扫描线输出栅极驱动信号。 进一步的是，在相邻的四个栅极驱动电路中，各个栅极驱动电路的下传晶体管的源极分别与四条时钟信号线一一对应连接，所述四条时钟信号线依次输出高电位。 本专利技术还提供一种显示装置，包括上述的阵列基板。 本专利技术带来了以下有益效果:本专利技术提供的栅极驱动电路中，上拉电路具有第一输入端和第二输入端，分别连接第η-l条扫描线和第η-2条扫描线。在第η-2条扫描线输出栅极驱动信号时，可通过上拉电路为基准点(即下传晶体管的栅极)进行第一次充电；在第η-l条扫描线输出栅极驱动信号时，可通过上拉电路为基准点进行第二次充电。 因为对基准点进行了两次充电，所以基准点能够达到更高的电位。在时钟信号线处于高电位，下传晶体管的漏极输出栅极驱动信号时，能够使下传晶体管的栅极与源极之间的电势差Vgs显著提高，以降低下传晶体管的输出阻抗，从而优化了输出至第η条扫描线的栅极驱动信号的波形，改善了显示器的显示效果。 本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。 【专利附图】【附图说明】 为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍: 图1是本专利技术实施例提供的栅极驱动电路的示意图； 图2是本专利技术实施例一提供的栅极驱动电路的电路图； 图3是本专利技术实施例提供的栅极驱动电路的波形图； 图4是本专利技术实施例二提供的栅极驱动电路的电路图； 图5是本专利技术实施例三提供的阵列基板中级连栅极驱动电路的示意图。 【具体实施方式】 以下将结合附图及实施例来详细说明本专利技术的实施方式，借此对本专利技术如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本专利技术中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本专利技术的保护范围之内。 如图1所示，本专利技术实施例提供一种栅极驱动电路，用于向第η条扫描线Gn输出栅极驱动信号。该栅极驱动电路包括上拉电路、下传晶体管和下拉电路。 上拉电路用于向栅极驱动电路中的基准点Q输出高电位，上拉电路的第一输入端连接第η-l条扫描线Gn-Ι，上拉电路第二输入端连接第n_2条扫描线Gn_2，上拉电路的输出端连接Q点。 下传晶体管T的栅极连接Q点，T的源极连接时钟信号线CK，T的漏极连接Gn，当Q点和CK均为高电位时，T的漏极向Gn输出高电位(栅极驱动信号)。 下拉电路用于在Gn输出栅极驱动信号之后，向Q点以及Gn输出低电位，下拉电路的第一输入端连接第η+1条扫描线Gn+Ι，下拉电路的输出端连接Q点。 本专利技术实施例提供的栅极驱动电路中，上拉电路具有第一输入端和第二输入端，分别连接Gn-1和Gn-2。在Gn_2输出栅极驱动信号时，可通过上拉电路为Q点(即T的栅极)进行第一次充电；在Gn-1输出栅极驱动信号时，可通过上拉电路为Q点进行第二次充电。 因为对Q点进行了两次充电，所以Q点能够达到更高的电位。在CK处于高电位，T的漏极输出栅极驱动信号时，能够使T的栅极与源极之间的电势差Vgs显著提高，以降低T的输出阻抗，从而优化了输出至Gn的栅极驱动信号的波形，改善了显示器的显示效果。 实施例一: 本实施例提供的栅极驱动电路，该栅极驱动电路优选的以GOA技术实现。该栅极驱动电路包括上拉电路、下传晶体本文档来自技高网...
【技术保护点】
一种栅极驱动电路，用于向第n条扫描线输出栅极驱动信号；所述栅极驱动电路包括上拉电路、下传晶体管和下拉电路；所述上拉电路用于向所述栅极驱动电路中的基准点输出高电位，所述上拉电路的第一输入端连接第n‑1条扫描线，所述上拉电路第二输入端连接第n‑2条扫描线，所述上拉电路的输出端连接所述基准点；所述下传晶体管的栅极连接所述基准点，所述下传晶体管的源极连接时钟信号线，所述下传晶体管的漏极连接第n条扫描线，当所述基准点和所述时钟信号线均为高电位时，所述下传晶体管的漏极向第n条扫描线输出高电位；所述下拉电路用于向所述基准点以及第n条扫描线输出低电位，所述下拉电路的第一输入端连接第n+1条扫描线，所述下拉电路的输出端连接所述基准点。
【技术特征摘要】
【专利技术属性】
技术研发人员：曹尚操，戴超，李长晔，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。