具有合并鳍和垂直硅化物的FINFET制造技术

提供了一种用于制造finFET器件的方法。在BOX层之上形成鳍结构。所述鳍结构包括半导体层并且在第一方向上延伸。栅极叠层形成在所述鳍结构上方的所述BOX层上，并且在第二方向上延伸。所述栅极叠层包括高K电介质层和金属栅极。在所述栅极叠层的侧壁上形成栅极间隔物，并且沉积外延层以合并所述鳍结构。注入离子以形成源极区和漏极区，并且在所述栅极间隔物的侧壁上形成伪间隔物。使用所述伪间隔物作为掩膜来使外延层的暴露部分凹陷或者完全去除。硅化形成邻接所述源极区和漏极区的硅化物区，每一个所述硅化物区包括位于所述源极区或漏极区的垂直侧壁上的垂直部分。

【技术实现步骤摘要】
【国外来华专利技术】具有合并鳍和垂直硅化物的FINFET
本专利技术总体上涉及半导体领域，更具体地，涉及具有合并鳍和垂直硅化物的鳍式场效应晶体管(finFET)。
技术介绍
诸如鳍式场效应晶体管(finFET)的完全耗尽器件是实现栅极长度按比例缩小到25nm以下的首席候选者。然而，实现finFET的一个挑战是增加的接触电阻。当接触变小时，接触电阻增加。因此，随着栅极-栅极距离按比例缩小以增加密度(即，接触的栅极间距(CPP)按比例缩小)，接触电阻增加。常规finFET具有的接触电阻是同样面积的平面器件的接触电阻的1.5倍。另一个挑战是3D损失(penalty)。如果仅鳍的顶部具有硅化物，则常规finFET具有3D损失，这是因为电流不得不从底部到顶部垂直行进。
技术实现思路
本专利技术的一个实施例提供了一种制造finFET器件的方法。根据该方法，在掩埋氧化物(BOX)层之上形成多个鳍结构，其中每一个所述鳍结构包括半导体层并且在第一方向上延伸。栅极叠层形成在所述鳍结构之上的BOX层上，并且在与所述第一方向垂直的第二方向上延伸。所述栅极叠层包括高k电介质层和金属栅极。在所述栅极叠层的垂直侧壁上形成栅极间隔物(spacer)，并且在所述鳍结构之上沉积外延硅(外延)层以将所述鳍结构合并到一起。离子被注入以在所述鳍结构的所述半导体层中形成源极区和漏极区，并且在所述栅极间隔物的垂直侧壁上形成伪间隔物。所述伪间隔物用作掩膜来使所述外延层的暴露部分凹陷或者完全去除。进行硅化以形成邻接(abut)所述源极区和漏极区的硅化物区。每一个所述硅化物区包括位于所述源极区或漏极区的所述垂直侧壁上的垂直部分。本专利技术的另一个实施例提供了一种finFET器件。所述finFET器件包括掩埋氧化物(BOX)层、位于所述BOX层之上的多个鳍结构、以及位于所述BOX层上的所述鳍结构之上的栅极叠层。每个所述鳍结构包括半导体层并且在第一方向上延伸，所述栅极叠层在与所述第一方向垂直的第二方向上延伸。所述栅极叠层包括高K电介质层和金属栅极。所述finFET器件还包括位于所述栅极叠层的垂直侧壁上的栅极间隔物、覆盖所述鳍结构并且将所述鳍结构合并到一起的外延硅(外延)层、位于所述鳍结构的所述半导体层中的源极区和漏极区、以及邻接所述源极区和漏极区的硅化物区。每一个所述硅化物区包括位于所述源极区或漏极区的所述垂直侧壁上的垂直部分。从下面的详细描述中，本专利技术的其它目的、特征和优点将变得显而易见。然而应当理解，所述详细描述和具体例子，尽管指示了本专利技术的优选实施例，但是仅通过示例的目的给出，在不偏离本专利技术的情况下，自然可以进行各种修改。附图说明图1是根据本公开的一个实施例的finFET器件的横截面视图；图2示例出了根据本专利技术的第一实施例在制造finFET器件的过程中在SOI衬底上方形成的多晶硅结构；图3示例出了在第一实施例的制造过程期间形成在所述多晶硅结构侧面上的硅氮化物结构；图4示例出了在第一实施例的制造过程期间鳍结构的形成；图5示例出了在第一实施例的制造过程期间与所述鳍结构垂直的栅极叠层的形成；图6示例出了在第一实施例的制造过程期间沿着所述栅极叠层的侧面形成的栅极间隔物；图7示例出了在第一实施例的制造过程期间在所述鳍结构之上沉积的外延硅层；图8示例出了在第一实施例的制造过程期间用于形成源极区和漏极区的离子注入；图9示例出了在第一实施例的制造过程期间在所述栅极间隔物的侧面上形成的伪间隔物；图10示例出了在第一实施例的制造过程期间凹陷的外延层的形成；图11示例出了在第一实施例的制造过程期间硅化物区的形成；以及图12是根据本公开的另一个实施例的finFET器件的横截面视图。具体实施方式下文中将参考附图详细描述本专利技术的优选实施例。本专利技术的实施例提供了具有合并的鳍(源极区和漏极区)和垂直硅化物的鳍式场效应晶体管(finFET)。外延硅(外延)层在硅化物形成之前凹陷(或被部分去除)，并且然后垂直于沟道方向形成硅化物。具有该垂直硅化物的finFET克服了上面讨论的问题，这是因为接触面积增加了。因此，当栅极-栅极距离按比例缩小以增加密度(即，接触的栅极间距(CPP)按比例缩小)时，接触电阻减小。换而言之，垂直硅化物使得接触电阻与间距无关。此外，通过从底部到顶部的电流，不存在3D损失。并且所述外延层合并源极区和漏极区以提供减小的电阻和提高的性能。图1示出了根据本专利技术的一个实施例的finFET器件的横截面视图(沿着图11的线A-A截取)。finFET器件100形成在绝缘体上硅(SOI)衬底上。SOI衬底包括被设置在掩埋氧化物(BOX)层112上的半导体(例如，硅)层111上，所述BOX层112被设置在半导体衬底上。在另一个实施例中，finFET器件形成在体硅衬底上。finFET器件100包括被设置在硬掩膜104(即，电介质)上的栅极叠层102。本实施例的栅极叠层102包括多晶硅层105、金属栅极103和高K层107。栅极叠层102被设置在硅层111的掺杂区(N型或P型)上。所述掺杂区包括源极区108和漏极区110，其中栅极叠层102位于沟道区212上方，沟道区212位于源极区108和漏极区110之间。栅极间隔物106形成在栅极叠层102的垂直侧壁上。在该实施例中，栅极间隔物106由一层或多层硅氮化物(SiN)和/或硅氧化物(SiO2)形成。另外，伪间隔物109形成在栅极间隔物106的垂直侧壁上。在该实施例中，栅极间隔物106由硅氮化物(SiN)或硅氧化物(SiOx)形成，并且伪间隔物109由二氧化硅(SiO2)形成。硅化物区116和118包括位于源极区108和漏极区110的垂直侧壁上的垂直部分。另外，硅化物区116和118包括形成在BOX层112上方的水平部分。图2-11示例出了根据本专利技术的一个实施例制造图1的finFET器件的过程。该过程以SOI衬底开始，该SOI衬底包括被设置在掩埋氧化物(BOX)层112上的硅层111。如图2中所示，在硅层111上形成硬掩膜(电介质)层104。该实施例的硬掩膜104是二氧化硅(SiO2)或硅氮化物(SiN)。多晶硅结构204被沉积在硬掩膜层104上并且然后被蚀刻。如图3中所示，通过标准沉积和蚀刻工艺在多晶硅结构204的垂直侧壁上形成硅氮化物可去除结构206。如图4中所示，多晶硅结构204被去除，并且硬掩膜104和硅层111被蚀刻以形成鳍结构208。然后去除所述可去除结构206，如图5中所示。这产生了鳍结构208，鳍结构208由位于可去除结构206下方的硬掩膜层104和硅层111的部分形成。栅极叠层102形成在与鳍结构208垂直的BOX层112上，并且SiN层210形成在栅极叠层102上。本实施例的栅极叠层102包括多晶硅层、金属栅极和高K层(例如HfO2)。如图6中所示，SiN层210和硬掩膜层104的上部被去除。栅极间隔物106沿着栅极叠层102的垂直侧壁形成。然后在鳍结构208之上沉积外延硅(外延)层214，如图7中所示。在所示例的实施例中，外延层是原位掺杂的外延膜。原位掺杂的膜使得能够形成均匀的结，这导致电阻减小。外延层214在所述鳍上产生均匀的延伸以便将单独的鳍结构208合并在一起。所述外延层提供器件的保形(conformal)掺杂，减小电阻并且显著提高性本文档来自技高网...

【技术保护点】
一种制造finFET器件的方法，所述方法包括：在掩埋氧化物(BOX)层之上形成多个鳍结构，每一个所述鳍结构包括半导体层并且在第一方向上延伸；在所述BOX层上形成栅极叠层，所述栅极叠层形成在所述鳍结构之上并且在与所述第一方向垂直的第二方向上延伸，所述栅极叠层包括高K电介质层和金属栅极；在所述栅极叠层的垂直侧壁上形成栅极间隔物；在所述鳍结构之上沉积外延硅(外延)层，所述外延层将所述鳍结构合并在一起；注入离子以在所述鳍结构的所述半导体层中形成源极区和漏极区；在所述栅极间隔物的垂直侧壁上形成伪间隔物；使用所述伪间隔物作为掩膜来使所述外延层的暴露部分凹陷或者将所述外延层的暴露部分完全去除；以及进行硅化以形成邻接所述源极区和漏极区的硅化物区，每一个所述硅化物区包括位于所述源极区或漏极区的所述垂直侧壁上的垂直部分。

【技术特征摘要】
【国外来华专利技术】2011.12.27 US 13/337,8741.一种制造finFET器件的方法，所述方法包括：在掩埋氧化物(BOX)层之上形成多个鳍结构，每一个所述鳍结构包括半导体层并且在第一方向上延伸；在所述BOX层上形成栅极叠层，所述栅极叠层形成在所述鳍结构之上并且在与所述第一方向垂直的第二方向上延伸，所述栅极叠层包括高K电介质层和金属栅极；在所述栅极叠层的垂直侧壁上形成栅极间隔物；在所述鳍结构之上沉积外延硅(外延)层，所述外延层将所述鳍结构合并在一起；注入离子以在所述鳍结构的所述半导体层中形成源极区和漏极区；在所述栅极间隔物的垂直侧壁上形成伪间隔物；使用所述伪间隔物作为掩膜来使所述外延层的暴露部分凹陷或者将所述外延层的暴露部分完全去除；以及进行硅化以形成邻接所述源极区和漏极区的硅化物区，每一个所述硅化物区包括位于所述源极区或漏极区的所述垂直侧壁上的垂直部分。2.根据权利要求1所述的方法，其中使用所述伪间隔物作为掩膜包括使所述外延层的所述暴露部分凹陷，因此凹陷的外延层保留在所述BOX层上，并且每一个所述硅化物区包括形成在所述BOX层上方的水平部分。3.根据权利要求2所述的方法，其中所述外延层的厚度为30-50nm，并且所述凹陷的外延层的厚度为10-15nm。4.根据权利要求2所述的方法，其中在进行了硅化之后，所述凹陷的外延层的整个厚度被硅化。5.根据权利要求1所述的方法，其中使用所述伪间隔物作为掩膜包括完全去除所述外延层的所述暴露部分，并且所述硅化物区不包括形成在所述BOX层上方的水平部分。6.根据权利要求1所述的方法，还包括在每一个所述硅化物区上形成接触。7.根据权利要求1所述的方法，其中形成所述鳍结构包括：在绝缘体上半导体衬底上形成电介质层，所述衬底包括位于所述掩埋氧化物(BOX)层之上的所述半导体层；在所述电介质层上形成至少两个可去除的结构，所述可去除的结构彼此分隔开；使用所述可去除的结构作为掩膜蚀刻所述电介质层和所述半导体层，从而在所述可去除的结构下方形成所述鳍结构；以及去除所述可去除的结构。8.一种finFET器件，包括：掩埋氧化物(BOX)层；位于所述BOX层之上的多个鳍结构，每一个所述鳍结构包括半导体层并且在第一方向上延伸；位于所述BOX层上的所述鳍结构之上的栅极叠层，所述栅极叠层在与所述第一方向垂直的第二方向上延伸，所述栅极叠层包括高K电介质层和金属栅极；位于所述栅极叠层的垂直侧壁上的栅极间隔物；覆盖所述鳍结构的外延硅(外延)层，所述外延层将所述鳍结构合...

【专利技术属性】
技术研发人员：A·布赖恩特，V·S·巴斯克，卜惠明，W·亨施，E·莱奥班顿，林崇勳，T·E·斯坦德尔特，山下典洪，叶俊呈，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US