【技术实现步骤摘要】
本专利技术涉及半导体装置以及电流量控制方法。
技术介绍
在安装于半导体芯片(半导体集成电路)的逻辑电路等的处理电路中，存在因伴随着被使用的晶体管的微细化的耐压下降等理由而无法直接施加半导体芯片的电源电压的情况。在这样的情况下，在该半导体芯片上安装恒压装置，并通过该恒压装置生成规定的电压来供给至逻辑电路。作为这样的恒压装置，专利文献1记载有外置电容元件作为去耦电容来与输出连接的电源产生电路。近年来，由于降低成本和安装基板小型化的要求，要求不外置去耦电容，而将其内置在半导体芯片。通常，与外置的情况相比，内置去耦电容的情况下电容变小。因此，在恒压装置中，根据针对本来的输出电压的电位的逻辑电路驱动所产生的负载电流来产生的电压降的影响变大。为了与此对应，在内置电容元件的情况下，使恒压装置的驱动电流比外置电容元件的情况多，从而缩短恒压装置的响应时间。作为使电流量可变的方法，例如，专利文献2记载有使电流反射镜电路所生成的电流的电流量可变的技术...
【技术保护点】
一种半导体装置，具备：电流生成电路，其生成电流；电压生成电路，其使用在所述电流生成电路中生成的电流来从基准电压生成规定的电压并输出，并且将安装有所述电压生成电路的集成电路的内部所设置的内部电容元件连接到输出；存储部，其存储表示所述电压生成电路的输出和在所述集成电路的外部设置的外部电容元件的连接状态的标记；以及控制部，其基于所述标记，来控制所述电压生成电路生成所述规定的电压中使用的电流的电流量。
【技术特征摘要】
2013.09.03 JP 2013-1825031.一种半导体装置，具备：
电流生成电路，其生成电流；
电压生成电路，其使用在所述电流生成电路中生成的电流来从基准
电压生成规定的电压并输出，并且将安装有所述电压生成电路的集成电
路的内部所设置的内部电容元件连接到输出；
存储部，其存储表示所述电压生成电路的输出和在所述集成电路的
外部设置的外部电容元件的连接状态的标记；以及
控制部，其基于所述标记，来控制所述电压生成电路生成所述规定
的电压中使用的电流的电流量。
2.根据权利要求1所述的半导体装置，其中，
在所述标记所表示的连接状态表示所述电压生成电路的输出和所
述外部电容元件连接的情况下，所述控制部控制为第1电流量，
在所述标记所表示的连接状态表示所述电压生成电路的输出和所
述外部电容元件未连接的情况下，所述控制部控制为电流量比所述第1
电流量多的第2电流量。
3.根据权利要求1或者2所述的半导体装置，其中，
所述控制部基于所述标记来控制所述电流生成电路所生成的电流
的电流量。
4.根据权利要求1～3中的任一项所述的半导体装置，其中，
所述电流生成电路具备：
第1PMOS晶体管，其源极与电源电压部连接；
第2PMOS晶体管，其源极与电源电压部连接，栅极与所述第
1PMOS晶体管的栅极连接；
第1NMOS晶体管，其漏极与所述第1PMOS晶体管的漏极以及栅
极连接，栅极与所述第2PMOS晶体管的漏极连接；
第2NMOS晶体管，其漏极与所述第2PMOS晶体管的漏极连接，
源极与具有规定的电位的部位连接，栅极与所述第1NMOS晶体管的栅
极连接；
第1电阻元件，其一端与所述第1NMOS晶体管的源极连接；
第2电阻元件，其一端与所述第1电阻元件的另一端连接，另一端
与具有规定的电位的部位连接；以及
第3NMOS晶体管，其漏极与所述第1电阻元件的另一端连接，源
极与具有规定的电位的部位连接，栅极与所述控制部连接，
在所述标记表示所述电压生成电路的输出和所述外部电容元件连
接的连接状态的情况下，所述控制部使所述第3NMOS晶体管成为截止
状态，在所述标记表示所述电压生成电路的输出和所述外部电容元件未
连接的连接状态的情况下，所述控制部使所述第3NMOS晶体管成为导
通状态。
5.一种半导体装置，具备：
电流生成电路，其生成电流；
电压生成电路，其使用在所述电流生成电路中生成的电流来从基准
电压生成规定的电压并输出，并且将安装有所述电压生成电路的集成电
路的内部所设置的内部电容元件连接到输出；以及
控制部，其判断所述电压生成电路的输出和在所述集成电路的外部
设置的外部电容元件的连接状态，并基于连接状态来控制所述电压生成
电路生成所述规定的电压中使用的电流的电流量。
6.根据权利要求5所述的半导体装置...
【专利技术属性】
技术研发人员：宇都野纪久生，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。