一种多通道的干扰信号采集电路制造技术

本实用新型专利技术公开了一种多通道的干扰信号采集电路，它包括多路AD采集器、FPGA芯片、DSP处理器、以太网PHY芯片、时钟管理器和晶振，所述的多路AD采集器接收来自外部的干扰信号，AD采集器的输出与FPGA芯片连接，FPGA芯片通过GTX接口与外部总线连接，FPGA芯片还通过DSP数据总线与DSP处理器连接；所述的时钟管理器一路输入端接收来自晶振的基准信号，时钟管理器的输出端与多路AD采集器连接，时钟管理器到多路AD采集器的每一路的的PCB走线长度等长。本实用新型专利技术提供了一种采用同源同相的时钟源作为采样时钟的、使用方便的、准确性高的多通道的干扰信号采集电路。

【技术实现步骤摘要】
_种多通道的干扰信号采集电路
本技术涉及一种信号采集电路，特别是涉及一种多通道的干扰信号采集电路。
技术介绍
数据采集系统是计算机智能仪器与外界物理世界联系的桥梁，是获取信息的重要途径。数据采集技术主要指从传感器输出的微弱电信号，经信号调理、模数转换到存储、记录这一过程所涉及的技术。随着计算机和信息技术的飞速发展，信号传输在人们的生产与生活中占据越来越重要的地位，但在信号的传输过程有一个影响传输效果的因素，那就是干扰信号。因此，对干扰信号进行采集与处理就非常重要了。 而多通道采集在数据采集与处理系统中应用非常广泛，多通道到采集中最重要的就是要做到同步采集，完全同步是最理想的，但完全同步都是在理论上，实际采集过程中是不可能做到的。所以如何减小多通道采集的同步时间就很重要了，这也是现在多通道采集技术面临的一个难点与不足。
技术实现思路
本技术目的在于克服现有技术的不足，提供一种采用同源同相的时钟源作为采样时钟的、使用方便的、准确性高的多通道的干扰信号采集电路。 本技术的技术方案是这样实现的:一种多通道的干扰信号采集电路，它包括多路AD采集器、FPGA芯片、DSP处理器、以太网PHY芯片、时钟管理器和晶振，所述的多路AD采集器接收来自外部的干扰信号，AD采集器的输出与FPGA芯片连接，FPGA芯片通过GTX接口与外部总线连接，FPGA芯片还通过DSP数据总线与DSP处理器连接，DSP处理器一端与预设的PCI接口连接，另一端通过以太网PHY芯片与千兆以太网连接；所述的时钟管理器一路输入端接收来自晶振的基准信号，时钟管理器的输出端与多路AD采集器连接，时钟管理器到多路AD采集器的每一路的的PCB走线长度等长。 所述的一种多通道的干扰信号米集电路，还包括一个低压差分信号LVDS电路，LVDS电路的输入端与外部信号连接，LVDS电路的输出端与FPGA芯片连接。 所述的时钟管理器另一路输入端接收来自外部触发源的控制。 所述的FPGA芯片还包括一个同步触发和秒脉冲输入的接口。 所述的多路AD采集器路数为8路。 所述的一种多通道的干扰信号采集电路还包括一个DDR2，所述的DDR2与FPGA芯片连接。 所述的一种多通道的干扰信号采集电路还包括一个FLASH，所述的FLASH与DSP处理器连接。 所述的一种多通道的干扰信号采集电路还包括一个CAN总线接口。 所述的一种多通道的干扰信号采集电路，还包括一个PCIe接口。 所述的FPGA芯片通过PPS接收来自外部的信号。 本技术的有效增益效果是:多通道AD的采样时钟来均自于同一时钟源，保证了采样时钟的同频同源，时钟源可以使用外供或本地时钟作为采样时钟；时钟信号到各个AD器件的PCB走线长度严格等长，保证了采样时钟的严格同相；采用同一个外部触发源作为信号开始采样的触发信号，保证了数据采集的同步性；同步采样时钟和同步触发信号也送给了 FPGA芯片，FPGA芯片对多路AD采集数据的同步接收；经过这些保证可以使多通道采样的同步时间〈0.1ns，此时间可以认为系统固有误差，可以通过系统上电后，采用软件进行标校得于修正，使得采集具有很高的准确性。 【附图说明】 图1为本技术的原理框图。 【具体实施方式】 下面结合附图进一步描述本技术的技术方案，如图1所示:一种多通道的干扰信号采集电路，它包括多路AD采集器、FPGA芯片、DSP处理器、以太网PHY芯片、时钟管理器和晶振，所述的多路AD采集器接收来自外部的干扰信号，AD采集器的输出与FPGA芯片连接，FPGA芯片通过GTX接口与外部总线连接，FPGA芯片还通过DSP数据总线与DSP处理器连接，DSP处理器一端与预设的PCI接口连接，另一端通过以太网PHY芯片与千兆以太网连接；所述的时钟管理器一路输入端接收来自晶振的基准信号，时钟管理器的输出端与多路AD采集器连接，时钟管理器到多路AD采集器的每一路的的PCB走线长度等长。 所述的一种多通道的干扰信号米集电路，还包括一个低压差分信号LVDS电路，LVDS电路的输入端与外部信号连接，LVDS电路的输出端与FPGA芯片连接。 所述的时钟管理器另一路输入端接收来自外部触发源的控制。 所述的FPGA芯片还包括一个同步触发和秒脉冲输入的接口。 所述的多路AD采集器路数为8路。 所述的一种多通道的干扰信号采集电路还包括一个DDR2，所述的DDR2与FPGA芯片连接。 所述的一种多通道的干扰信号采集电路还包括一个FLASH，所述的FLASH与DSP处理器连接。 所述的一种多通道的干扰信号采集电路还包括一个CAN总线接口。 所述的一种多通道的干扰信号采集电路，还包括一个PCIe接口。 所述的FPGA芯片通过PPS接收来自外部的信号。 本技术的AD采集器8路模拟信号同步采样，采集模块中多通道AD的采样时钟来均自于同一时钟源的同步采样时钟，保证了采样时钟的同频同源，时钟信号到各个AD器件的PCB走线长度严格等长，保证了采样时钟的严格同相，采用同一个外部触发源作为信号开始采样的触发信号，保证了数据采集的同步性。 所述的同步采样时钟和同步触发信号也送给了 FPGA芯片，保证了 FPGA芯片工作也有相同的时钟基准，在FPGA芯片中利用同步触发输入信号，实现对多路AD采集数据的同步接收。 经过以上同步时钟和同步触发信号可以保证多通道采样的同步时间〈0.1ns，此时间可以认为系统固有误差，可以通过系统上电后，采用软件进行标校得于修正。 本技术的技术指标: 数据输出接口: DDR的LVDS差分； 射频输入口: SMA连接器； 采样率:250MHz； A/D 位宽:16bit ; 时钟树:内部时钟或者外部时钟； 满量程输入:2.0VPP或者2.5VPP差分； ENOB:1Obits ?llbits (fs=250Msps, fin=170MHz)； 模拟输入带宽:900MHz ； 典型功耗:单通道820mW ； 散热方式:导冷/风冷； 工作温度:-40O ?+70 O ο本文档来自技高网...

【技术保护点】
一种多通道的干扰信号采集电路，其特征在于：它包括多路AD采集器、FPGA芯片、DSP处理器、以太网PHY芯片、时钟管理器和晶振，所述的多路AD采集器接收来自外部的干扰信号，AD采集器的输出与FPGA芯片连接，FPGA芯片通过GTX接口与外部总线连接，FPGA芯片还通过DSP数据总线与DSP处理器连接，DSP处理器一端与预设的PCI接口连接，另一端通过以太网PHY芯片与千兆以太网连接；所述的时钟管理器的一路输入端接收来自晶振的基准信号，时钟管理器的输出端与多路AD采集器连接，时钟管理器到多路AD采集器的每一路的的PCB走线长度等长。

【技术特征摘要】
1.一种多通道的干扰信号采集电路，其特征在于:它包括多路仙采集器、芯片、08？处理器、以太网？册芯片、时钟管理器和晶振，所述的多路仙采集器接收来自外部的干扰信号，八0采集器的输出与冲以芯片连接，芯片通过接口与外部总线连接，？？以芯片还通过03？数据总线与03？处理器连接，03？处理器一端与预设的接口连接，另一端通过以太网？册芯片与千兆以太网连接；所述的时钟管理器的一路输入端接收来自晶振的基准信号，时钟管理器的输出端与多路仙采集器连接，时钟管理器到多路仙采集器的每一路的的1^8走线长度等长。2.根据权利要求1所述的一种多通道的干扰信号采集电路，其特征在于:它还包括一个低压差分信号1^03电路，1^03电路的输入端与外部信号连接，1^03电路的输出端与？?以芯片连接。3.根据权利要求1所述的一种多通道的干...

【专利技术属性】
技术研发人员：龙宁，张星星，
申请(专利权)人：成都龙腾中远信息技术有限公司，
类型：新型
国别省市：四川;51