显示器及其像素电路制造技术

本发明专利技术是关于一种显示器及其像素电路。该显示器包含该像素电路以及一驱动电路，该驱动电路用以提供一驱动电压至该像素电路，该像素电路是属于一二数据线一栅极线架构且至少包含二像素电极，此二像素电极属同一像素型态且相邻设置，藉此，本发明专利技术的像素电路可有效克服特定显示画面色偏的问题。

【技术实现步骤摘要】
显示器及其像素电路本专利技术是一件分案申请，原申请的申请日为:2010年11月24日；原申请号为:201010563656.6 ;原专利技术创造名称为:显示器及其像素电路。
本专利技术是关于一种显示器及其像素电路。具体而言，本专利技术是关于一种具有两同属相同像素型态且相临设置的像素电极的显示器及其像素电路。
技术介绍
随着液晶显示器不断地朝向大尺寸的显示规格发展，为了克服大尺寸显示下的视角问题，液晶显示面板的广视角技术也必须不停地进步与突破。其中，多域垂直配向式(Mult1-domain Vertical Alignment, MVA)液晶显不面板以及聚合物稳定配向(Polymerstabilized alignment, PSA)液晶显示面板即为现行常见的广视角技术。 为了改善液晶显示面板中的色偏问题(color washout),已有进阶型多域垂直配向式(Advanced-MVA)液晶显示面板被提出，其主要是将各个像素区分为主显示区域(maindisplay reg1n)即主像素以及子显示区域(sub-display reg1n)即子像素，并通过适当的电路设计以及驱动方法，使同一个像素中的主像素以及子像素分别具有不同跨压，以改善色偏问题。因此，导入了单一像素区具有二数据线(data line)与一扫描线(或称栅极线gate line)或单一像素区具有一数据线与二扫描线的设计，又分别称为2D1G或2G1D结构。以2D1G结构为例，一像素区包括二子像素，分别由不同的数据线所控制。 此外，请参阅图1，其为一像素电路的示意图，一般而言，上述MVA液晶显示器的像素电极与数据线，通常具有两种不同的电性连接结构:其一为正型(positive ；P)像素电极，另一为负型(negative ；N)像素电极，而此二种像素电极于像素电路中是以PNPNPN或NPNPNP方式交错设置，惟此交错设置方式将容易导致显示特定画面时由像素电路所形成的图像产生色偏的现象，进而影响液晶显示器的显示质量。 具体而言，图1的R代表像素电极中的红色像素电极、G代表绿色像素电极以及B代表蓝色像素电极，其中白底代表该像素显示亮态，黑底代表该像素显示暗态，由图1中可知，当显示一画面且存在各R、G和B像素电极同时为亮态和同时为暗态时，当数据线以列反转极性(column invers1n)驱动时,会导致色偏情形产生。以图1的像素电极排列方式为例，当显示一棋盘格图案画面时，主像素行A、B及C中，绿色主像素的极性皆为正极。 详言之，请参考图2，其为共用电极信号被正负极性的数据线信号所拉离原本直流电平的示意图，当数据线信号改变时，像素阵列侧的共用电极电压(VCOM)会被数据线信号(VData)拉扯，造成如图2所示波形。当数据线信号电位上升，VCOM会被往上抬拉，当数据线信号电位下降，VCOM会被向下拉扯。因此当数据线以列反转极性(column invers1n)驱动时，主像素行A、B及C中，绿色主像素的极性皆为正极，红色与蓝色主像素的极性皆为负极，造成VCOM信号往红色(或蓝色)主像素的极性方向拉扯，因此显示上绿色比原本定义的灰阶高，其余两色则比原本定义的灰阶低，前述色偏(偏绿)的现象便因此而产生。此夕卜，当像素电极颜色排列改变时，都会造成不同的色偏现象。 综上所述，如何有效避免像素电路所形成的图像产生色偏的现象，进而提升液晶显示器的显示质量，并增加此一产业的附加价值，为该领域的业者极需解决的问题。
技术实现思路
本专利技术的一目的在于提供一种属于一二数据线一栅极线架构且用于一显示器的像素电路，该显示器包含一驱动电路，与该像素电路呈电性连接并提供一驱动电压至该像素电路，该像素电路可通过像素电极的设置方式，有效改善显示画面色偏的现象。 为达上述目的，该像素电路包含一数据线组、一第一像素电极以及一第二像素电极。数据线组与该驱动电路呈电性连接，并包含一第一主像素数据线、一第一子像素数据线、一第二主像素数据线以及一第二子像素数据线。第一像素电极包含分别位于相邻两行的一第一主像素及一第一子像素，该第一主像素是与该第一主像素数据线呈电性连接，且于呈现该导通状态时，通过该第一主像素数据线接收该驱动电压，该第一子像素是与该第一子像素数据线呈电性连接，且于呈现该导通状态时，通过该第一子像素数据线接收该驱动电压。第二像素电极与该第一像素电极同属于像素型态且相邻该第一像素电极设置，并包含分别位于相邻两行的一第二主像素及一第二子像素，该第二主像素是与该第二主像素数据线呈电性连接，且于呈现该导通状态时，通过该第二主像素数据线接收该驱动电压，该第二子像素是与该第二子像素数据线呈电性连接，且于呈现该导通状态时，通过该第二子像素数据线接收该驱动电压。其中，同一像素行中相邻的该第一像素电极和该第二像素电极组成一单元且同一单元中该第一主像素与该第二主像素极性相同；该像素电路包含阵列排布的多个所述单元，且每一单元中该第一像素电极和该第二像素电极的极性与相邻单元中该第一像素电极和该第二像素电极的极性相反。 另，为达上述目的，该显示器包含多个像素电极、一第一极性数据线以及一第二极性数据线，该第一极性数据线电性连接至每一该些像素电极，该第二极性数据线电性连接至每一该些像素电极，其中，在该多个像素电极中，第一像素电极的分别位于相邻两行的主像素和子像素分别电性连接至该第一极性数据线和该第二极性数据线，与该第一像素电极相邻的第二像素电极的分别位于相邻两行的主像素和子像素分别电性连接至该第一极性数据线和该第二极性数据线。其中，同一像素行中相邻的该第一像素电极和该第二像素电极组成一单元且同一单元中该第一主像素与该第二主像素极性相同；该多个像素电极形成阵列排布的多个所述单元，且每一单元中该第一像素电极和该第二像素电极的极性与相邻单元中该第一像素电极和该第二像素电极的极性相反。 综上所述，本专利技术将属于同一像素型态的两像素电极相临设置，藉此，将可有效抑制于驱动电压的波形转换时共用电极信号被往同一极性方向拉扯，使显示上红、绿、蓝三色可符合原本定义的灰阶，此将有助于改善特定显示画面色偏的现象，并增加此一产业的附加价值。 在参阅图式及随后描述的实施方式后，本领域技术人员便可了解本专利技术的其它目的，以及本专利技术的技术手段及实施态样。 【附图说明】 图1为已知像素电路的示意图； 图2为已知像素电路的信号波形图； 图3为本专利技术第一实施例的示意图；以及 图4为第一实施例的像素电路的示意图。 [主要元件标号说明] 1:显示器11:像素电路 111:第一像素电极111a:第一主像素 111b:第一子像素113:第二像素电极 113a:第二主像素113b:第二子像素 115:第三像素电极115a:第三主像素 115b:第三子像素117:第四像素电极 117a:第四主像素117b:第四子像素 119a:第一主像素数据线119b:第一子像素数据线 119c:第二主像素数据线119d:第二子像素数据线 119f:第三主像素数据线119e:第三子像素数据线 119h:第四主像素数据线119g:第四子像素数据线 1191:栅极线组13:驱动电路 A、B、C:主像素行N本文档来自技高网...

【技术保护点】
一种显示器的像素电路，该像素电路属于二数据线一栅极线架构，该显示器包含驱动电路，与该像素电路呈电性连接并提供一驱动电压至该像素电路，该像素电路包含：数据线组，与该驱动电路呈电性连接，并包含一第一主像素数据线、一第一子像素数据线、一第二主像素数据线以及一第二子像素数据线；第一像素电极，包含分别位于相邻两行的一第一主像素及一第一子像素，该第一主像素是与该第一主像素数据线呈电性连接，且于呈现该导通状态时，通过该第一主像素数据线接收该驱动电压，该第一子像素是与该第一子像素数据线呈电性连接，且于呈现该导通状态时，通过该第一子像素数据线接收该驱动电压；第二像素电极，与该第一像素电极同属于像素型态且相邻该第一像素电极设置，并包含分别位于相邻两行的一第二主像素及一第二子像素，该第二主像素是与该第二主像素数据线呈电性连接，且于呈现该导通状态时，通过该第二主像素数据线接收该驱动电压，该第二子像素是与该第二子像素数据线呈电性连接，且于呈现该导通状态时，通过该第二子像素数据线接收该驱动电压；其中，同一像素行中相邻的该第一像素电极和该第二像素电极组成一单元且同一单元中该第一主像素与该第二主像素极性相同；该像素电路包含阵列排布的多个所述单元，且每一单元中该第一像素电极和该第二像素电极的极性与相邻单元中该第一像素电极和该第二像素电极的极性相反。...

【技术特征摘要】
1.一种显示器的像素电路，该像素电路属于二数据线一栅极线架构，该显示器包含驱动电路，与该像素电路呈电性连接并提供一驱动电压至该像素电路，该像素电路包含: 数据线组，与该驱动电路呈电性连接，并包含一第一主像素数据线、一第一子像素数据线、一第二主像素数据线以及一第二子像素数据线； 第一像素电极，包含分别位于相邻两行的一第一主像素及一第一子像素，该第一主像素是与该第一主像素数据线呈电性连接，且于呈现该导通状态时，通过该第一主像素数据线接收该驱动电压，该第一子像素是与该第一子像素数据线呈电性连接，且于呈现该导通状态时，通过该第一子像素数据线接收该驱动电压； 第二像素电极，与该第一像素电极同属于像素型态且相邻该第一像素电极设置，并包含分别位于相邻两行的一第二主像素及一第二子像素，该第二主像素是与该第二主像素数据线呈电性连接，且于呈现该导通状态时，通过该第二主像素数据线接收该驱动电压，该第二子像素是与该第二子像素数据线呈电性连接，且于呈现该导通状态时，通过该第二子像素数据线接收该驱动电压； 其中，同一像素行中相邻的该第一像素电极和该第二像素电极组成一单元且同一单元中该第一主像素与该第二主像素极性相同；该像素电路包含阵列排布的多个所述单元，且每一单元中该第一像素电极和该第二像素电极的极性与相邻单元中该第一...

【专利技术属性】
技术研发人员：唐隆绫，黄韦凯，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71