提高饱和容量的背照式图像传感器结构制造技术

本发明专利技术公开了一种提高饱和容量的背照式图像传感器结构，包括置于半导体基体中的逻辑电路和像素阵列，像素阵列区域周围的半导体基体中设置有N型离子环，所述像素阵列区域与N型离子环之间设置有P型离子环。N型离子环将像素阵列区域的半导体基体与逻辑电路区域的半导体基体隔开，两区域的半导体基体可以设置成不同的电势；像素阵列与N型离子环之间的P型离子环，通过外接负电势，有效提高了像素中光电二极管的势阱电势摆幅，提高了像素的信号饱和容量。

【技术实现步骤摘要】

本专利技术涉及一种图像传感器，特别涉及一种提高饱和容量的背照式图像传感器结构。
技术介绍
图像传感器已经被广泛地应用于数码相机、移动手机、医疗器械、汽车和其他应用场合。特别是制造CMOS(互补型金属氧化物半导体)图像传感器技术的快速发展，使人们对图像传感器的输出图像品质有了更高的要求。图像传感器从光照方式方面来分类，包括前照式和背照式两种类型。背照式图像传感器更适合制作成小尺寸芯片，以便使用于特殊用途；而小尺寸芯片，为了保持高分辨率要求，一般采用小面积像素，像素面积越小，信号电荷饱和容量就会越小。如图1所示，为现有技术的背照式图像传感器芯片切面示意图。图1所示，包括逻辑电路区域和像素阵列区域两部分，101为像素阵列区域的半导体基体，101’为逻辑电路区域的半导体基体，102为光电二极管，103为浅槽隔离区，104为多晶硅栅，105为金属互连线，106为背面的滤光片，107为微透镜。其中，像素阵列区域的半导体基体101与逻辑电路区域的半导体基体101’相互连通，其电势为GND，GND为地电势0V。所述光电二极管102能够容纳的最大电荷量，为像素的饱和容量。图1所示像素阵列区域中的光电二极管102的势阱示意图，如图2所示。图2中，201为图1所示光电二极管102的势阱，其中Vpin为光电二极管102的完全耗尽电势，Cpd为光电二极管102的电容，Vsw1＝Vpin–0V＝Vpin，Vsw1为光电二极管的102的电势信号摆幅，则光电二极管102的饱和容量为势阱201的面积，即饱和容量Q1＝Cpd*Vpin；由此可见，饱和容量Q1取决于光电二极管电容Cpd与完全耗尽电势Vpin的乘积。现有技术中像素的面积给定，由于生产工艺限制，则光电二极管的电容Cpd和完全耗尽电势Vpin的数值不能够随意变高，所以饱和容量Q1受到了像素面积和生产工艺限制。图像传感器中，像素的饱和容量越高，则信号量越多，采集图像信息的能力越强，图像传感器输出的图像品质就会越高。背照式图像传感器，一般使用小面积像素，像素面积小，像素的信号饱和容量较低。因此，找到合理的方法，提高背照式图像传感器像素的饱和容量，以便提升图像传感器输出的图像品质至关重要。
技术实现思路
本专利技术的目的是提供一种高效的、高饱和容量的提高饱和容量的背照式图像传感器结构。本专利技术的目的是通过以下技术方案实现的：本专利技术的提高饱和容量的背照式图像传感器结构，包括置于半导体基体中的逻辑电路和像素阵列，所述像素阵列区域周围的半导体基体中设置有N型离子环，所述像素阵列区域与所述N型离子环之间设置有P型离子环。由上述本专利技术提供的技术方案可以看出，本专利技术实施例提供的提高饱和容量的背照式图像传感器结构，由于像素阵列外围设置有N型离子环，N型离子环将像素阵列区域的半导体基体与逻辑电路区域的半导体基体隔开，两区域的半导体基体可以设置成不同的电势；由于像素阵列与N型离子环之间的P型离子环，通过外接负电势，有效提高了像素中光电二极管的势阱电势摆幅，因此，提高了像素的信号饱和容量。附图说明图1是现有技术的背照式图像传感器切面结构示意图。图2是现有技术的背照式图像传感器像素的光电二极管的势阱示意图。图3是本专利技术实施例提供的提高饱和容量的背照式图像传感器结构切面结构示意图。图4是本专利技术实施例提供的提高饱和容量的背照式图像传感器结构的平面示意图。图5是本专利技术实施例提供的提高饱和容量的背照式图像传感器结构的光电二极管的势阱示意图。具体实施方式下面将对本专利技术实施例作进一步地详细描述。本专利技术的提高饱和容量的背照式图像传感器结构，其较佳的具体实施方式是：包括置于半导体基体中的逻辑电路和像素阵列，所述像素阵列区域周围的半导体基体中设置有N型离子环，所述像素阵列区域与所述N型离子环之间设置有P型离子环。所述N型离子环在半导体基体中贯穿所述半导体基体的厚度，其上表面为基体正面，下表面为基体背面，并且所述N型离子环在半导体基体中的宽度大于等于0.2um。所述P型离子环在所述半导体基体中的深度大于等于0.2um，宽度大于等于0.2um。所述N型离子环与所述P型离子环的距离大于等于0um。所述半导体基体为P型半导体基体。所述N型离子环的N型离子浓度大于等于1E+16Atom/cm3，所述P型离子环的P型离子浓度大于等于5E+15Atom/cm3。所述N型离子环外接电势大于等于0V，所述P型离子环外接电势小于等于-0.3V。在背照式图像传感器中，为了获得高品质的图像，本专利技术从优化工艺结构入手，在现有技术中的背照式图像传感器工艺基础上，在像素阵列区域周围添加N型离子环和P型离子环，其中，P型离子环靠近像素阵列，所述N型离子环将像素阵列区域的半导体基体与逻辑电路区域的半导体基体隔离开，进而像素阵列区域的半导体基体电势可以通过P型离子环外接负电势；像素阵列区域的负电势半导体基体结构，可以使光电二极管的势阱电势降低到负值，所以增大了光电二极管的电势信号摆幅，能够容纳更多的光电电荷，因而有效提高了像素的饱和容量。具体实施例：本专利技术的提高饱和容量的背照式图像传感器结构的切面结构示意图，如图3所示。图3中，301为像素阵列区域的半导体基体，301’为逻辑电路区域的半导体基体，302为光电二极管，303为浅槽隔离区，304为晶体管器件的多晶硅栅，305为金属互连线，306为背面的彩色滤光片，307为背面的微透镜，308为N型离子环，309为P型离子环；其中，Vn为N型离子环308的外接电势，Vp为P型离子环309的外接电势，GND为逻辑电路区域半导体基体301’的外接电势。本专利技术的提高饱和容量的背照式图像传感器结构的平面示意图，如图4所示。图4所示，像素阵列区域的半导体基体301与逻辑电路区域的半导体基体301’之间设置N型离子环308和P型离子环309。如图3和图4所示，逻辑电路区域半导体基体301’的外接电势GND为地电势，为0V；像素阵列区域的半导体基体301的电势与P型离子环309的电势相等，为Vp；所述N型离子环308将逻辑电路区域的半导体基体301’与像素阵列区域的半导体基体301隔离开。其中，N型离子环的外接电势值Vn大于等于0V，P型离子环的外接电势值Vp小于等于-0.3V；所述N型离子环308的上表面为半导体基体301的正面，下表面为半导体基体301的背面，N型离子环308贯通半导体基体301；所述N型离子环的宽度大于等于0.2um。所述P型离子环309与本文档来自技高网...

【技术保护点】
一种提高饱和容量的背照式图像传感器结构，其特征在于，包括置于半导体基体中的逻辑电路和像素阵列，所述像素阵列区域周围的半导体基体中设置有N型离子环，所述像素阵列区域与所述N型离子环之间设置有P型离子环。

【技术特征摘要】
1.一种提高饱和容量的背照式图像传感器结构，其特征在于，包括置于半导体基体
中的逻辑电路和像素阵列，所述像素阵列区域周围的半导体基体中设置有N型离子环，所
述像素阵列区域与所述N型离子环之间设置有P型离子环。
2.根据权利要求1所述的提高饱和容量的背照式图像传感器结构，其特征在于，所
述N型离子环在半导体基体中贯穿所述半导体基体的厚度，其上表面为基体正面，下表面
为基体背面，并且所述N型离子环在半导体基体中的宽度大于等于0.2um。
3.根据权利要求2所述的提高饱和容量的背照式图像传感器结构，其特征在于，所
述P型离子环在所述半导体基体中的深度大于等于0.2um，宽度大于等于0.2um。
4.根据权...

【专利技术属性】
技术研发人员：郭同辉，旷章曲，
申请(专利权)人：北京思比科微电子技术股份有限公司，
类型：发明
国别省市：北京;11