一种电平转换器制造技术

本发明专利技术公开了一种电平转换器，包括第一支路和第二支路，第一支路和第二支路的结构是对称的，第一支路和第二支路的选择信号是互补的，输出结果也是对称的，该电路接收信号高电压POSV＝10V，电源电压1.5V以及参考电压GND。该电路还包括用于在耦联时耦联输出端口到中间点，或者在其他情况下用于将输出端口与中间节点隔离的接口电路。该第一支路和第二支路的输出端口提供输出信号。本发明专利技术电平转换稳定后的电流更小，功耗更低，稳定性好。能够在所要求的时间内准确的完成电平转换任务。适用非易失存储器，经流片验证通过。

【技术实现步骤摘要】
一种电平转换器
本专利技术涉及半导体存储
，具体的讲，涉及非易失存储器内的高电压的生成的电平转换器。
技术介绍
一种非易失存储器为在未激活功率时保存数据的存储器。具体而言，即使电源关闭时，在非易失存储器中仍能保留信息。在执行编程、擦除、读取以及验证操作时，这种非易失存器需要不同的电压。在非易失存储器内电荷泵生成不同的电压，但这些电压需要经过电平转换器结合行和列的译码系统才能适用于非易失存储单元。出于此目的，该电平转换器适用于把来自选择器的逻辑信号转换为编程和擦除操作期间所需要的高电压。例如。擦除期间，电平转换器需要将用于选择所需的字线的电源电压转换成要被施加到那里的擦除电压(诸如，10V).由于在同一个工艺下同时使用高压管和低压管会增加处理步骤和掩膜的数目，这对制造工艺具有不利影响，同时也会浪费芯片的有效面积。
技术实现思路
为了解决上述问题，本专利技术提供了一种电平转换器。为实现上述目的，本专利技术的技术方案是：一种电平转换器，包括第一支路和第二支路，第一支路和第二支路的结构是对称的，第一支路和第二支路的选择信号是互补的，输出结果也是对称的；第一支路包括第一晶体管M1、第十一晶体管M11、第三晶体管M3、第五晶体管M5、第七晶体管M7和第八晶体管M8，第二支路包括第二晶体管M2、第十二晶体管M12、第四晶体管M4、第六晶体管M6、第九晶体管M9和第十晶体管M10，其中：第一晶体管M1、第二晶体管M2、第十一晶体管M11和第十二晶体管M12为PMOS晶体管；第三晶体管M3、第五晶体管M5、第七晶体管M7和第八晶体管M8以及第四晶体管M4、第六晶体管M6、第九晶体管M9和第十晶体管M10为NMOS晶体管；第一晶体管M1和第二晶体管M2的源极以及衬底连接至高电压接受端POSV，第一晶体管M1和第二晶体管M2的栅极分别连接至第十二晶体管M12和第十一晶体管M11的源极，并且第十一晶体管M11和第十二晶体管M12衬底分别与各自的源极相连接，第十一晶体管M11和第十二晶体管M12的栅极相连接，并且第十一晶体管M11和第十二晶体管M12的栅极是中电压Vb＝5V的接收端口；第十一晶体管M11和第十二晶体管M12的漏极分别与第三晶体管M3和第四晶体管M4的漏极连接，第三晶体管M3和第四晶体管M4的栅极分别与第五晶体管M5和第六晶体管M6的漏极连接，并且，第三晶体管M3和第四晶体管M4的栅极是电源电压的输入接口；第三晶体管M3和第四晶体管M4的源极分别与第五晶体管M5和第六晶体管M6的源极连接；同时第三晶体管M3的源极还与第七晶体管M7和第八晶体管M8的漏极连接在一起，第四晶体管M4的源极还与第九晶体管M9和第十晶体管M10的漏极连接在一起；第三晶体管M3和第四晶体管M4的漏接分别作为相对称的输出端口；第七晶体管M7和第八晶体管M8的源极和漏极分别连接在一起；第九晶体管M9和第十晶体管M10的源极和漏极分别连接在一起；第十晶体管M10的栅极是选择信号A的接收端口，第七晶体管M7的栅极是A的互补信号A_n的接收端口，信号A_n由信号A经反相器产生；第八晶体管M8和第九晶体管M9的栅极相连接，并且是接收控制信号RE，所有的NMOS晶体管的衬底是连接在参考电压GND上。本专利技术提供的电平转换器的结构是对称的，第一支路和第二支路的选择信号是互补的，输出结果也是对称的。该电路接收信号高电压POSV＝10V，电源电压1.5V以及参考电压GND。该电路还包括用于在耦联时耦联输出端口到中间点，或者在其他情况下用于将输出端口与中间节点隔离的的接口电路。该第一支路和第二支路的输出端口提供输出信号。当需要编程或者擦除时，电荷泵提供高电压POSV＝10V，中电压Vb＝5V，第三晶体管M3和第四晶体管M4的栅极接收电源电压VDD＝1.5V；当选择信号A加载电源电压VDD时，A的互补信号A_n为参考电压GND，控制信号RE为参考电压GND；第十晶体管M10导通，从而使第六晶体管M6截止，由于第四晶体管M4的栅极输入为电源电压VDD，OUT_n被带至高电压POSV＝10V，由于差分串联电压开关电路正反馈的作用OUT_n的互补端口OUT输出被带至参考电压GND；当选择信号A加载参考电压GND时，其它接收信号的端口接收的信号不变时，输出端口OUT相应的被带至高电压POSV＝10，互补输出端口OUT_n被带至参考电压GND；当不需要擦除或者编程时，电荷泵不工作，相应的接收高电压和中电压的端口为参考电压GND，第三晶体管M3和第四晶体管M4的栅极接收的电源电压不变。本专利技术与现有技术相比，具有如下的优点：本专利技术电平转换稳定后的电流更小，功耗更低，稳定性好。能够在所要求的时间内准确的完成电平转换任务。适用非易失存储器，经流片验证通过。附图说明图1为本专利技术的电路图。本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式参考图1，电平转换器包括第一支路和第二支路，每个支路都有接收信号的端口。该电平转换器的结构是对称的，第一支路和第二支路的选择信号是互补的，输出结果也是对称的。如图1所示，第一支路包括M1、M11、M3、M5、M7和M8，第二支路包括M2、M12、M4、M6、M9和M10。其中：M1、M2、M11和M12为PMOS晶体管。M3、M5、M7和M8以及M4、M6、M9和M10为NMOS晶体管。M1和M2的源极以及衬底连接至高电压接受端POSV，M1和M2的栅极分别连接至M11和M12的源极，并且M11和M12衬底分别与各自的源极相连接，M11与M12的栅极相连接，并且M11和M12的栅极是中电压Vb＝5V的接收端口。M11和M12的漏极分别与M3和M4的漏极连接。M3和M4的栅极分别与M5和M6的漏极连接，并且，M3和M4的栅极是电源电压的输入接口。M3和M4的源极分别与M5和M6的源极连接。同时第三晶体管M3的源极还与第七晶体管M7和第八晶体管M8的漏极连接在一起，第四晶体管M4的源极还与第九晶体管M9和第十晶体管M10的漏极连接在一起。M3和M4的漏接分别作为相对称的输出端口。M7和M8的源极和漏极分别连接在一起。M9和M10的源极和漏极分别连接在一起。M10的栅极是选择信号A的接收端口。M7的栅极是A的互补信号A_n的接收端口，信号A_n由信号A经反相器(图中未示出)产生。M8和M9的栅极相连接，并且是接收控制信号RE。所有的NMOS晶体管的衬底时连接在参考电压GND上。当需要编程或者擦除时，电荷泵提供高电压POSV＝10V，中电压Vb＝5V，M3和M4的栅极接收电源电压VDD＝1.5V。当选择信号A加载电源电压VDD时，A的互补信号A_n为参考电压GND。控制信号RE为参考电压GND。M10导通，从而使M6截止。由于M4的栅极输入为电源电压VDD，OUT_n被带至高电压POSV＝10V，由于差分串联电压开关电路正反馈的作用OUT_n的互补端口OUT输出被带至参考电压GND。当选择信号A加载参考电压GND时，其它接收信号的端口接收的信号不变时，输出端口OUT相应的被带至高电压POSV＝10，互补输出端口OUT_n被带至参考电压GND。当不需要擦除或者编程时，电荷泵不工作，相应的接收高电压和中电压的端口为参考电压GND，M本文档来自技高网...

【技术保护点】
一种电平转换器，其特征在于：包括第一支路和第二支路，第一支路和第二支路的结构是对称的，第一支路和第二支路的选择信号是互补的，输出结果也是对称的；第一支路包括第一晶体管M1、第十一晶体管M11、第三晶体管M3、第五晶体管M5、第七晶体管M7和第八晶体管M8，第二支路包括第二晶体管M2、第十二晶体管M12、第四晶体管M4、第六晶体管M6、第九晶体管M9和第十晶体管M10，其中：第一晶体管M1、第二晶体管M2、第十一晶体管M11和第十二晶体管M12为PMOS晶体管；第三晶体管M3、第五晶体管M5、第七晶体管M7和第八晶体管M8以及第四晶体管M4、第六晶体管M6、第九晶体管M9和第十晶体管M10为NMOS晶体管；第一晶体管M1和第二晶体管M2的源极以及衬底连接至高电压接受端POSV，第一晶体管M1和第二晶体管M2的栅极分别连接至第十一晶体管M11和第十二晶体管M12的源极，并且第十一晶体管M11和第十二晶体管M12衬底分别与各自的源极相连接，第十一晶体管M11和第十二晶体管M12的栅极相连接，并且第十一晶体管M11和第十二晶体管M12的栅极是中电压Vb＝5V的接收端口；第十一晶体管M11和第十二晶体管M12的漏极分别与第三晶体管M3和第四晶体管M4的漏极连接，第三晶体管M3和第四晶体管M4的栅极分别与第五晶体管M5和第六晶体管M6的漏极连接，并且，第三晶体管M3和第四晶体管M4的栅极是电源电压的输入接口；第三晶体管M3和第四晶体管M4的源极分别与第五晶体管M5和第六晶体管M6的源极连接；同时M3和M4的源极还与第七晶体管M7和第八晶体管M8的漏极连接在一起；第三晶体管M3和第四晶体管M4的漏接分别作为相对称的输出端口；第七晶体管M7和第八晶体管M8的源极和漏极分别连接在一起；第九晶体管M9和第十晶体管M10的源极和漏极分别连接在一起；第十晶体管M10的栅极是选择信号A的接收端口，第七晶体管M7的栅极时A的互补信号A_n的接收端口，信号A_n由信号A经反相器产生；第八晶体管M8和第九晶体管M9的栅极相连接，并且是接收控制信号RE，所有的NMOS晶体管的衬底是连接在参考电压GND上。...

【技术特征摘要】
1.一种电平转换器，其特征在于：包括第一支路和第二支路，第一支路和第二支路的结构是对称的，第一支路和第二支路的选择信号是互补的，输出结果也是对称的；第一支路包括第一晶体管M1、第十一晶体管M11、第三晶体管M3、第五晶体管M5、第七晶体管M7和第八晶体管M8，第二支路包括第二晶体管M2、第十二晶体管M12、第四晶体管M4、第六晶体管M6、第九晶体管M9和第十晶体管M10，其中：第一晶体管M1、第二晶体管M2、第十一晶体管M11和第十二晶体管M12为PMOS晶体管；第三晶体管M3、第五晶体管M5、第七晶体管M7和第八晶体管M8以及第四晶体管M4、第六晶体管M6、第九晶体管M9和第十晶体管M10为NMOS晶体管；第一晶体管M1和第二晶体管M2的源极以及衬底连接至高电压接受端POSV，第一晶体管M1和第二晶体管M2的栅极分别连接至第十二晶体管M12和第十一晶体管M11的源极，并且第十一晶体管M11和第十二晶体管M12衬底分别与各自的源极相连接，第十一晶体管M11和第十二晶体管M12的栅极相连接，并且第十一晶体管M11和第十二晶体管M12的栅极是中电压Vb＝5V的接收端口；第十一晶体管M11和第十二晶体管M12的漏极分别与第三晶体管M3和第四晶体管M4的漏极连接，第三晶体管M3和第四晶体管M4的栅极分别与第五晶体管M5和第六晶体管M6的漏极连接，并且，第三晶体管M3和第四晶体管M4的栅极是电源电压的输入接口；第三晶体管M3和第四晶体管M4的源极分别与第五晶体管M5和第六晶体管M6的源极连接；同时第三晶体管M3的源极还与第七晶体管M7和...

【专利技术属性】
技术研发人员：李建成，王震，李聪，尚靖，李文晓，郑黎明，曾祥华，吴建飞，李松亭，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：湖南;43