用于组合错误译码与调制方案的设备及方法技术

技术编号:10944073 阅读:106 留言:0更新日期:2015-01-22 20:23
本文中描述用于组合错误译码与调制方案的方法及设备。一或多种方法包含:使用线性错误校正码来编码数据;调制所述经编码数据;将所述经调制数据写入到存储器;以及使用维特比算法及线性错误校正码解码器来解码所述经写入数据。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般来说涉及半导体存储器设备及方法,且更明确地说,涉及用于组合错误译码与调制方案的设备及方法
技术介绍
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器,包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式存储器(例如,RRAM)及快闪存储器,以及其它存储器。存储器装置针对宽范围的电子应用用作易失性及非易失性数据存储装置。快闪存储器(其仅是一种类型的存储器)通常包括允许高存储器密度、高可靠性及低功率消耗的若干个存储器单元阵列。非易失性存储器可用于(举例来说)个人计算机、便携式存储器棒、固态驱动器(SSD)、数码相机、蜂窝式电话、例如MP3播放器的便携式音乐播放器、电影播放器及其它电子装置中。附图说明图1是根据本专利技术的若干个实施例的呈包含至少一个存储器系统的计算系统的形式的设备的框图。图2是根据本专利技术的若干个实施例的图解说明组合信号集扩展与低密度奇偶校验(LDPC)码的功能框图。图3图解说明根据本专利技术的若干个实施例产生的网格。具体实施方式提供用于组合错误译码与调制方案的设备及方法。一种实例方法可包含:使用线性错误校正码来编码数据;调制所述经编码数据;将所述经调制数据写入到存储器;及使用维特比算法及线性错误校正码解码器来解码所述经写入数据。可使用例如博斯-查德胡里-霍昆格姆(BCH)码的代数错误校正码来校正快闪数据中的固定数目个错误。低密度奇偶校验(LDPC)码可胜过此些BCH码。举例来说,可借助软数据(例如,可靠性信息)来解码LDPC码。当存储密度增加时,与读取操作相关联的信噪比(SNR)可降低,此可导致需要较强错误校正码以(举例来说)防止读取错误。用以增加SNR的一种方法包含(举例来说)经由网格译码调制(TCM)进行信号集的扩展。举例来说,所述信号集的扩展可包含将二进制数据转换为多级数据。本专利技术的实施例可通过组合LDPC与TCM而提供增加的SNR。实施例还可连同由维特比组件产生的软数据一起有效地使用由解码器产生的软数据来增加SNR增益。在本专利技术的以下详细说明中,参考形成本专利技术的一部分的附图,且图式中以图解方式展示可如何实践本专利技术的一或多个实施例。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本专利技术的所述实施例,且应理解,可利用其它实施例且可在不背离本专利技术的范围的情况下做出过程、电及/或结构改变。如本文中所使用,标号“N”指示,如此标示的特定特征中的一或多者可与本专利技术的一或多个实施例包含在一起。本文中的图遵循其中第一个数字或前几个数字对应于图式的图号且其余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。如将了解,可添加、更换及/或消除本文中的各种实施例中所展示的元件以便提供本专利技术的若干个额外实施例。另外,图中所提供的元件的比例及相对标度打算图解说明本专利技术的各种实施例且并不以限制意义而使用。图1是根据本专利技术的若干个实施例的呈包含至少一个存储器系统104的计算系统100的形式的设备的框图。如本文中所使用,还可将存储器系统104、控制器108或存储器装置110单独地视为“设备”。存储器系统104可为(举例来说)固态驱动器(SSD)且可包含主机(例如,物理)接口106、控制器108(例如,处理器及/或其它控制电路)及提供用于存储器系统104的存储卷的若干个存储器装置110-1、…、110-N(例如,例如NAND快闪装置等固态存储器装置)。在另一实施例中,存储器系统104可简单地为单个存储器装置。如图1中所图解说明,控制器108可经由多个通道耦合到主机接口106及存储器装置110-1、...、110-N,且可用于在存储器系统104与主机102之间传送数据。接口106可呈标准化接口的形式。举例来说,当存储器系统104用于计算系统100中的数据存储时,接口106可为串行高级技术附件(SATA)、外围组件互连高速(PCIe)或通用串行总线(USB)及其它连接器及接口。然而,一般来说,接口106可提供用于在存储器系统104与具有用于接口106的兼容接收器的主机102之间传递控制、地址、数据及其它信号的接口。主机102可为主机系统,例如个人膝上型计算机、桌上型计算机、数码相机、移动电话或存储器读卡器以及各种其它类型的主机。主机102可包含系统主板及/或底板且可包含若干个存储器存取装置(例如,若干个处理器)。主机102还可为存储器控制器,例如其中存储器系统104是存储器装置(例如,具有裸片上控制器)。控制器108可与所述若干个存储器装置110-1、...、110-N(在一些实施例中,其可为单个裸片上的若干个存储器阵列)通信以控制数据读取、写入及擦除操作以及其它操作。在一些实施例中,控制器108可与所述若干个存储器装置110中的任一者或全部处于同一裸片或不同裸片上。虽然未具体图解说明,但在一些实施例中,针对将控制器108耦合到存储器装置110-1、...、110-N的每一通道,控制器108可包含离散存储器通道控制器。控制器108可包含(举例来说)呈硬件及/或固件(例如,一或多个集成电路)及/或软件的形式的若干个组件以用于控制对所述若干个存储器装置110-1、...、110-N的存取及/或用于促进主机102与存储器装置110-1、...、110-N之间的数据传送。如图1中所图解说明,控制器108可包含错误译码组件107(例如,例如错误校正码(ECC)引擎等编码器)及调制组件109(例如,供在TCM中使用)。错误译码组件107及调制组件109中的每一者可为例如专用集成电路(ASIC)等离散组件,或所述组件可反映通过控制器108内的未必具有与控制器108的其它部分分离的离散物理形式的电路提供的功能性。虽然在图1中图解说明为控制器108内的组件,但错误译码组件107及调制组件109中的每一者可在控制器108外部或具有位于控制器108内的若干个组件及位于控制器108外部的若干个组件。错误译码组件107可经配置以编码从主机102接收且待存储于(例如,写入到)例如存储器装置110-1、...、110-N等存储器上的数据(例如,用户数据)。举例来说,可使用例如LDPC码等线性错误校正码来编码用户数据,如本文中更详细地描述。经编码数据可具有对应于其的码率。码率可是指非冗余的经编码数据的比例。在本...

【技术保护点】
一种用于操作存储器的方法,所述方法包括:使用线性错误校正码来编码数据;调制所述经编码数据;将所述经调制数据写入到存储器;以及使用维特比算法及线性错误校正码解码器来解码所述经写入数据。

【技术特征摘要】
【国外来华专利技术】2012.03.08 US 13/415,4221.一种用于操作存储器的方法,所述方法包括:
使用线性错误校正码来编码数据;
调制所述经编码数据;
将所述经调制数据写入到存储器;以及
使用维特比算法及线性错误校正码解码器来解码所述经写入数据。
2.根据权利要求1所述的方法,其中编码数据包含使用低密度奇偶校验LDPC码
来对数据进行错误译码。
3.根据权利要求1所述的方法,其中调制所述经编码数据包含对所述经编码数据
执行网格译码调制TCM。
4.根据权利要求1到3中任一权利要求所述的方法,其中执行调制方案包含扩展
所述经编码数据的信号集。
5.根据权利要求3所述的方法,其中执行TCM包含产生多级网格。
6.根据权利要求5所述的方法,其中产生所述多级网格包含:
使用(1/(1xor D))预译码器操作来对所述经编码数据进行预译码;以及
对所述预译码的经错误译码数据执行(1+D)运算,其中D对应于一个单位的延迟。
7.根据权利要求5所述的方法,其中产生所述多级网格包含产生双态三级网格。
8.根据权利要求3所述的方法,其中执行TCM包含将所述经编码数据从二进制数
据转换为多级数据。
9.一种用于操作存储器的方法,所述方法包括:
从存储器读取数据;以及
使用维特比算法及线性错误校正码解码器来解码所述所读取数据,
其中所述所读取数据是经调制数据且包含使用线性错误校正码编码的数据。
10.根据权利要求9所述的方法,其中解码所述所读取数据包含使用软输出维特比
算法SOVA及LDPC解码器来解码所述所读取数据。
11.根据权利要求9所述的方法,其中解码所述所读取数据包含产生软数据及硬数
据。
12.根据权利要求9到11中任一权利要求所述的方法,其中所述软数据包含对数
似然比LLR。
13.根据权利要求10所述的方法,其中使用SOVA及LDPC解码器来解码所述所
读取数据包含使用双态SOVA。
14.根据权利要求10所述的方法,其中使用SOVA及LDPC解码器来解码所述所
读取数据包含使用所述SOVA产生LLR。
15.根据权利要求10所述的方法,其中使用SOVA及LDPC解码器来解码所述所
读取数据包含使用所述LDPC解码器产生软数据。
16.一种用于操作存储器的方法,所述方法包括:
接收经低密度奇偶校验LDPC编码的二进制数据;
经由网格译码调制TCM将所述经编码二进制数据转换为多级数据;以及
将所述多级数据写入到存储器。
17.根据权利要求16所述的方法,其中转换所述经编码二进制数据包含增加与所
述经编码二进制数据相关联的两个最靠近多级序列之间的平方欧几里德距离。
18.根据权利要求17所述的方法,其中所述多级数据中的两个最靠近多级序列之
间的平方欧几里德距离约为与所述经编码二进制数据相关联的两个最靠近多级序列之
间的所述平方欧几里德距离的两倍。
19.根据权利要求16到18中任一权利要求所述的方法,其中经由TCM将所述经
编码二进制数据转换为多级数据包含产生双态三级网格。
20.根据权利要求19所述的方法,其中产生所述双态三级网格包含使用彼此相依
的级产生所述三级网格。
21.根据权利要求16到18中任一权利要求所述的方法,其中将所述经编码二进制
数据转换为多级数据包含在不具有LDPC码率损失的情况下转换所述经编码二进制数
据。
22.根...

【专利技术属性】
技术研发人员:钱德拉·C·瓦拉纳西
申请(专利权)人:美光科技公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1