一种纠错方法、纠错装置、主控制器和纠错系统制造方法及图纸

本发明专利技术涉及数据处理领域，特别是一种纠错方法、装置和系统，所述纠错装置包括多个纠错模块，所述纠错装置与主控制器数据连接，所述纠错装置与所述主控制器独立设置，则所述方法包括:接收所述主控制器发送的第一数据，所述第一数据为当判断读出的返回数据集与写入的初始数据集不一致时由主控制器向纠错装置发送的数据，其中，所述第一数据包括第一标识；将接收的所述第一数据分配给一个或多个纠错模块；所述一个或多个纠错模块对所述第一数据进行运算，获得包含第二标识的第二数据，以使得所述主控制器在获得所述第二数据时利用第二标识与第一标识的对应关系确定原始有效数据并利用所述第二数据包含的错误数据位置信息更正所述原始有效数据。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及数据处理领域，特别是一种纠错方法、装置和系统，所述纠错装置包括多个纠错模块，所述纠错装置与主控制器数据连接，所述纠错装置与所述主控制器独立设置，则所述方法包括:接收所述主控制器发送的第一数据，所述第一数据为当判断读出的返回数据集与写入的初始数据集不一致时由主控制器向纠错装置发送的数据，其中，所述第一数据包括第一标识；将接收的所述第一数据分配给一个或多个纠错模块；所述一个或多个纠错模块对所述第一数据进行运算，获得包含第二标识的第二数据，以使得所述主控制器在获得所述第二数据时利用第二标识与第一标识的对应关系确定原始有效数据并利用所述第二数据包含的错误数据位置信息更正所述原始有效数据。【专利说明】一种纠错方法、装置和系统
本专利技术涉及数据处理领域，特别是涉及一种纠错方法、装置和系统。
技术介绍
固态硬盘（Solid State Disk, SSD)是一种由固态电子存储芯片阵列制成的硬盘， 由控制单元和存储单元组成。一般的固态硬盘通常使用FLASH芯片作为存储单元。FLASH即 闪存，主要有NOR FLASH和NAND FLASH两种类型。由于N0RFLASH的成本高于NAND FLASH， 因此，固态硬盘SSD -般采用NANDFLASH作为存储芯片。 NAND FLASH具有一个特点，即在每次写入新数据前必须先做擦除操作以恢复到可 以重新写入的状态，写入和擦除是一一对应的关系，因此衡量NANDflash性能的一个重要 参数就是擦写次数。在NAND FLASH被不停擦写的过程中，有可能在读出时产生错误数据。 这时，原来写入NAND FLASH的内容在重新读出时可能会和原来写入的内容不一致，也就是 读出数据时产生错误数据。随着擦写次数的增多，读出数据时出错的位数也会增多。 现有技术中，SSD通常由一片FPGA芯片和若干NAND FLASH芯片组成。其中，FPGA 芯片作为主控制器，NAND FLASH芯片作为存储单元，二者通过FLASH通道连接。为了实现 对NAND FLASH芯片错误数据的纠正，在主控制器中设置编码电路、解码电路、纠错电路和更 正电路。其中，编码电路用于产生校验数据，由解码电路利用校验数据判断读出数据是否包 含错误，如果包含错误则由纠错电路发现错误位置，并由相应的更正电路对错误数据进行 修改、更正。为了提高SSD的存储性能，通常会设置多个FLASH通道，每个FLASH通道均对 应一个编码模块和一个解码模块。FLASH通道的数量越多，编码电路、解码电路占用的资源 就越多，留给纠错电路的资源就越少。如果在主控制器中为每一个FLASH通道配置一个纠 错模块，会导致大量占用主控制器的资源，导致主控制器资源不够用。因此，通常在主控制 器中设置一个或数个(远小于FLASH通道的数量）纠错模块，被所有的flash通道复用。 专利技术人在实现本专利技术的过程中发现，现有技术至少存在以下问题：NANDflash在 使用过程中随着擦写次数的增加，读出时出错的位数越来越多，所需的纠错时间越来越长。 由于将多个解码模块、一个纠错模块均放在主控制器中，解码模块复用纠错模块，当多个解 码模块均需要使用纠错模块时，只能顺序等候纠错。由于纠错电路不能及时纠正所有错误， 导致产品实际性能会明显的下降，甚至可能降至标称性能的10%。
技术实现思路
为解决上述技术问题，本专利技术实施例提供了一种纠错方法、装置和系统，可以有效 提1?纠错效率，提升广品性能。技术方案如下： 根据本专利技术实施例的第一方面，公开了一种纠错方法，所述方法应用于纠错装置 侧，所述纠错装置包括多个纠错模块，所述纠错装置与主控制器数据连接，所述纠错装置与 所述主控制器独立设置，则所述方法包括： 接收所述主控制器发送的第一数据，所述第一数据为当判断读取的返回数据集与 写入的初始数据集不一致时由所述主控制器向所述纠错装置发送的数据，其中，所述第一 数据包括第一标识，所述第一标识用于唯一标识所述第一数据；所述初始数据集包括写入 的原始有效数据和校验数据；所述返回数据集包括读出的有效数据和校验数据； 将接收的所述第一数据分配给一个或多个纠错模块； 所述一个或多个纠错模块对所述第一数据进行运算，获得包含第二标识的第二数 据，以使得所述主控制器在获得所述第二数据时利用第二标识与第一标识的对应关系确定 原始有效数据并利用所述第二数据包含的错误数据位置信息更正所述原始有效数据；其 中，所述第二数据至少包括错误数据的位置信息，所述第二标识与所述第一标识具有一一 对应关系。 进一步的，所述纠错装置还包括第一缓存模块，则所述方法还包括： 在接收所述主控制器发送的第一数据后，将第一数据按照时间顺序保存在所述第 一缓存模块中； 则所述将接收的所述第一数据分配给一个或多个纠错模块包括： 当判断所述纠错装置有至少一个纠错模块空闲时，将所述第一缓存模块中最早收 到的第一数据分配至空闲的纠错模块。 进一步的，所述方法还包括： 当所述纠错装置获得包含第二标识的第二数据时，将所述第二数据保存在第二缓 存模块中，并向所述主控制器发送第一信号，所述第一信号用于表明所述第二缓存模块不 为空，以使得所述主控制器在接收到第一信号时，从所述纠错装置读取所述第二数据。 进一步的，所述方法还包括： 当所述纠错装置获得包含第二标识的第二数据时，判断所述主控制器的状态是否 符合第一预设条件，获得第一判断结果；当所述第一判断结果表明所述主控制器的状态符 合第一预设条件时，则向所述主控制器发送所述第二数据。 进一步的，所述主控制器包括第三缓存模块，则所述判断所述主控制器的状态是 否符合第一预设条件，获得第一判断结果包括： 接收主控器发送的第二信号，当所述第二信号表明所述第三缓存模块存在空闲空 间时，则确定所述主控制器的状态符合第一预设条件。 根据本专利技术实施例的第二方面，公开了一种纠错方法，所述方法应用于主控制器 侦牝所述主控制器包括编码模块、解码模块和更正模块，所述主控制器与纠错装置数据连 接，所述主控制器与所述纠错装置独立设置，则所述方法包括： 所述编码模块在写入原始有效数据后，产生校验数据，所述原始有效数据和所述 校验数据作为初始数据集由主控制器写入存储器件中； 所述解码模块对读取的返回数据集进行运算，判断读取的返回数据集与写入的初 始数据集是否一致； 当判断读取的返回数据集与写入的初始数据集不一致时，向所述纠错装置发送第 一数据，以使得所述纠错装置利用接收的所述第一数据获得包含第二标识的第二数据；其 中，所述第一数据包含第一标识，所述第二数据包含第二标识以及错误数据的位置信息，所 述第一标识与所述第二标识具有 对应关系； 获取第二数据，利用所述第二标识与所述第一标识的对应关系确定原始有效数据 并利用所述第二数据更正所述原始有效数据。 进一步的，在向所述纠错装置发送第一数据之前，所述方法还包括： 判断所述主控制器的第一数据排序电路中的请求队列是否不为空，获得第二判断 结果；其中，所述第一数据排序电路的请求队列用于按照时间顺序排列所述第一数据； 判断所述纠错装置的第本文档来自技高网...

【技术保护点】
一种纠错方法，其特征在于，所述方法应用于纠错装置侧，所述纠错装置包括多个纠错模块，所述纠错装置与主控制器数据连接，所述纠错装置与所述主控制器独立设置，则所述方法包括:接收所述主控制器发送的第一数据，所述第一数据为当判断读取的返回数据集与写入的初始数据集不一致时由所述主控制器向所述纠错装置发送的数据，其中，所述第一数据包括第一标识，所述第一标识用于唯一标识所述第一数据；所述初始数据集包括写入的原始有效数据和校验数据；所述返回数据集包括读出的有效数据和校验数据；将接收的所述第一数据分配给一个或多个纠错模块；所述一个或多个纠错模块对所述第一数据进行运算，获得包含第二标识的第二数据，以使得所述主控制器在获得所述第二数据时利用第二标识与第一标识的对应关系确定原始有效数据并利用所述第二数据包含的错误数据位置信息更正所述原始有效数据；其中，所述第二数据至少包括错误数据的位置信息，所述第二标识与所述第一标识具有一一对应关系。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨凤兰，
申请(专利权)人：杨凤兰，
类型：发明
国别省市：北京;11