模数转换器制造技术

一种技术包括：接收模拟信号；以及产生具有指示模拟信号的量值的定时的至少一个第二信号。该技术包括：获取定时的多个测量值，其中所述测量值根据随机分布变化；以及至少部分地基于测量值提供模拟信号的数字表示。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
模数转换器(ADC)可被用于将“真实世界”模拟信号转换成更适合数字处理的信号的目的。在这个方面，典型ADC可接收来自模拟源的模拟信号(诸如，从天线、麦克风等获得的模拟信号)，并且将模拟信号转换成可由数字电路(诸如，逻辑或微处理器)处理的数字形式(即，“1”和“0”的信号)。存在各种形式的ADC，诸如：直接转换ADC，使用一组比较器产生指示模拟信号的量值的不同的检测到的范围的数字位；和逐次近似ADC，使用反馈环中的内部数模转换器迭代地改进数字信号的估计值直至估计值具有预期分辨率。附图说明图1和3是根据示例性实现方式的模数转换器的示意图。图2是由根据示例性实现方式的图1的模数转换器的量值到时间转换器提供的信号的定时的图示。图4是根据示例性实现方式的图1的模数转换器的时间放大器的再生时间与时间差特性的图示。图5是描绘根据示例性实现方式的用于执行模数转换的技术的流程图。图6和7是描绘根据示例性实现方式的用于校准模数转换器的技术的流程图。图8是根据示例性实现方式的无线接收器的示意图。具体实施方式由于诸如失配电路参数(例如，由于制作工艺变化)和相对较长的处理时间的担心，将相对较小的模拟电压(例如，具有小于大约50毫伏(mV)的量值的电压)转换成数字表示可能相对比较具有挑战性。然而，参照图1，根据这里公开的系统和技术，模数转换器(ADC) 10可被用于这种目的。通常，ADC 10将输入模拟信号(在图1中被称为“VIN”)的量值转换成时基表示，对时基表示进行时间放大，并且将时基表示转换成出现在ADC 10的一个或多个输出端子52处的数字信号。更具体地讲，根据示例性实现方式，ADC 10包括量值到时间转换器20，量值到时间转换器20在它的输入端子12接收VIN信号并且将VIN信号转换成出现在转换器20的输出端子22的、指示与VIN信号的量值(例如，电压)对应的定时的一个或多个信号。因此，量值到时间转换器20提供VIN信号的量值的时基表示。根据示例性实现方式，VIN信号的量值由时间差表示，时间差由ADC 10的时间放大器40放大以产生出现在时间放大器40的输出端子42处并且在ADC 10的时间-数字转换器50的对应输入端子处被接收的信号。如其名字所暗示，时间-数字转换器50将VIN信号的量值的时基表示转换成数字表示，所述数字表示作为ADC 10的数字输出信号出现在ADC的输出端子52。如这里进一步所公开，时间-数字转换器50执行由时间放大器40提供的信号的定时的多次测量，并且这些测量继而随机地变化(例如，根据高斯分布变化)。换句话说，这些测量指示根据随机分布以统计方式分布的不同结果。时间-数字转换器50将测量值组合在一起(例如，对测量值求积分或将测量值相加)以获得出现在ADC 10的输出端子52的数字信号。更具体地讲，根据示例性实现方式，测量电路可在设计上相同，但主要由于制作工艺变化，测量电路在它们的实际制作形式上彼此不同。如这里进一步所述，ADC利用随机变化将相对较小量值的模拟电压转换成对应数字表示。现在转向更具体的细节，参照图3，根据一些实现方式，量值到时间转换器20产生两个信号(被称为“S1”和“S2”)，并且S1和S2信号的相对定时指示VIN模拟输入信号的量值。示例性S1和S2信号被大体上图示在图2中。更具体地讲，根据示例性实现方式，横跨量值到时间转换器20的对应输入端子12-1和12-2以差动方式接收VIN模拟输入信号。差动输入信号由以下形成：由端子12-1接收的较大量值的单端正信号(在图3中被称为“VIN_ P”信号)；和相对较小量值的单端信号(在图3中被称为“VIN_N”信号)。根据一些实现方式，S1和S2信号之间的延迟(在图2中被称为“ΔΤ”)继而是VIN模拟输入信号的量值的函数。在这个方面，根据一些实现方式，VIN信号的较大量值对应于较长的ΔΤ时间差；并且相反地，VIN信号的较小的量值对应于较短的ΔΤ时间差。对于图3的特定例子，出于产生S1和S2信号的目的，量值到时间转换器20使用两个反相器104和110以及参考时钟信号(被称为“CLK”)。如图3中所描绘，CLK参考时钟信号可由ADC 10的参考时钟源100提供，但根据其它实现方式，CLK参考时钟信号可由除ADC 10的时钟源之外的时钟源提供。通常，CLK参考时钟信号传播经过反相器104以在反相器104的输出端子处产生S1信号；并且CLK参考时钟信号传播经过反相器110以在反相器110的输出端子处形成S2信号。S1和S2信号之间的ΔΤ时间差可归因于反相器104和110的各自电流路径，反相器104和110的电流由VIN_P和VIN_N信号控制。更具体地讲，根据示例性实现方式，反相器104和110是互补金属氧化物半导体(CMOS)反相器。每个反相器104、110的主电流路径与金属氧化物半导体场效应晶体管(MOSFET)串联地耦合，MOSFET继而由单端模拟输入信号之一控制。以这种方式，对于反相器104，MOSFET 106具有与反相器104的主电流路径串联耦合的漏极到源极路径；并且MOSFET 106的栅极端子继而接收VIN_P单端信号。因此，VIN_P单端信号的量值控制S1信号的延迟。以类似方式，反相器110的主电流路径与另一MOSFET 112的漏极到源极路径串联地耦合，MOSFET 112继而在它的栅极端子接收VIN_N单端信号。因此，VIN_N单端信号的量值控制S2信号的延迟。通常，反相器104、110的主电流路径中可用的电流越大，由反相器104、110引入的延迟越小。由于差动布置，S2信号的延迟大于S1信号；并且通常，VIN模拟输入信号的较大的量值意味着较大的ΔΤ时间差，并且相反地，VIN模拟输入信号的较小的量值对应于较小的ΔΤ时间差。根据一些实现方式，量值到时间转换器20的输出端子22-1(提供S1信号)和22-2(提供S2信号)耦合到ADC 10的偏移补偿器30的对应输入端子。通常，偏移补偿器30可被编程(如以下进一步公开的)以用于补偿量值到时间转换器20的各部件的阈值差的目的。特别地，根据一些实现方式，由于制作工艺变化，MOSFET 106和112可具有不同的对应的栅极阈值电压。作为结果，在没有由偏移补偿器30提供的补偿的情况下，可能在提供于输出端子52处的数字表示中引入误差。根据示例性实现方式，偏移补偿器30包括路径119-1和119-2，路径119-1和119-2共享用于调整S1和S2信号相对于彼此的延迟的共同设计119。以这种方式，如图3中所描绘的，路径119由两个或更多串联耦合的反相器120和124形成。可变电容器继而耦合在每个反相器120、124的输出端子和地之间。在这个方面，可变电容器122耦合在反相器120的输出端子和地之间，并且可变电容器126耦合在反相器124的输出端子和地之间。作为非限制性例子，每个可变电容器122、126可由电容器的一可编程组形成，从而使得可选择开关(例如，对应于配置值的对应位)以选择性地将本文档来自技高网...

【技术保护点】
一种设备，包括：第一转换器，用于提供至少一个信号，所述至少一个信号具有指示模拟信号的量值的定时；和第二转换器，用于响应于所述定时而提供所述模拟信号的数字表示，第二转换器包括：　　多个时间比较器，每个时间比较器被适配为测量所述定时，并且测量值在时间转换器之间根据随机分布变化；和　　组合器，用于组合测量值以提供所述数字表示。

【技术特征摘要】
【国外来华专利技术】1.一种设备，包括：
第一转换器，用于提供至少一个信号，所述至少一个信号具有指示模拟信号的量值的定时；和
第二转换器，用于响应于所述定时而提供所述模拟信号的数字表示，第二转换器包括：
多个时间比较器，每个时间比较器被适配为测量所述定时，并且测量值在时间转换器之间根据随机分布变化；和
组合器，用于组合测量值以提供所述数字表示。
2.如权利要求1所述的设备，其中：
所述模拟信号包括由第一单端信号和第二单端信号的差形成的差动信号；
第一转换器包括：
第一延迟元件，用于响应于第一单端信号而延迟参考信号以便提供第一延迟信号；
第二延迟元件，用于响应于第二单端信号而延迟参考信号以便提供第二延迟信号；以及
所述定时包括第一延迟信号相对于第二延迟信号的定时。
3.如权利要求2所述的设备，其中所述第一延迟元件包括：
反相器；和
晶体管，被适配为响应于第一单端信号而调节反相器中的电流。
4.如权利要求1所述的设备，还包括：
时间放大器，被适配为放大由第一转换器提供的所述至少一个信号所指示的定时差。
5.如权利要求4所述的设备，其中所述时间放大器包括：锁存器，被适配为使用锁存器的再生时间特性来放大所述定时差。
6.如权利要求1所述的设备，还包括：
偏移补偿器，被适配为补偿由第一转换器的部件的制作工艺变化导致的第一转换器的定时误差。
7.如权利要求1所述的设备，其中
每个时间比较器均被适配为以数字方式指示所述定时的测量值，以及
组合器包括用于将由时间比较器提供的数字指示相加在一起以提供所述数字表示的加法器。
8.如权利要求1所述的设备，还包括：
模拟接口，用于提供所述模拟信号；和
处理器，用于处理所述数字表示，
其中所述第一转换器被适配为：至少部分地基于所述模拟信号的量值来延迟参考时钟信号以便提供所述至少一个信号。
9.如权利要求8所...

【专利技术属性】
技术研发人员：H拉克达瓦拉，R阿肖科，D奧菲尔，A埃坎，JH卢，G·埃士尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US