一种堆叠SCR-LDMOS的高压ESD保护电路制造技术

本发明专利技术提供了一种堆叠SCR-LDMOS的高压ESD保护电路，属于电子技术领域。包括1个NLDMOS、1个电阻232和N个SCR-LDMOS堆叠单元，所述SCR-LDMOS堆叠单元包括一个SCR-LDMOS器件和一个触发电阻，其中N≥2，衬底上还有(N+2)个P型重掺杂区作为保护环接地。该电路通过LDMOS的击穿触发堆叠SCR-LDMOS，在不提高触发电压的同时，采用堆叠的SCR-LDMOS提高了维持电压。

【技术实现步骤摘要】
一种堆叠SCR-LDMOS的高压ESD保护电路
本专利技术属于电子
，具体涉及半导体集成电路芯片的静电释放(ElectroStaticDischarge，简称为ESD)保护电路设计技术，尤指一种横向扩散金属氧化物半导体场效应晶体管LDMOS(LaterallyDiffusedMetalOxideSemiconductor，简称LDMOS)触发堆叠SCR-LDMOS(内嵌LDMOS的SiliconControlledRectifier，简称SCR-LDMOS)的高压ESD保护电路。
技术介绍
芯片生产、封装、测试、存放、搬运过程中，静电释放(ElectroStaticDischarge，简称为ESD)作为一种不可避免的自然现象而普遍存在。随着集成电路工艺特征尺寸的减小和各种先进工艺的发展，芯片被ESD现象损毁的情况越来越普遍，有关研究调查表明，集成电路失效产品的30％都是由于遭受静电放电现象所引起的。因此，使用高性能的ESD防护器件对芯片内部电路加以保护显得十分重要。SCR-LDMOS是最常见的ESD保护器件之一，与普通SCR一样，具有抗ESD能力强等优点。图1为传统的SCR-LDMOSESD保护器件，如图1所示，包括：P型衬底101和高压N型阱区102，P型阱区103，两个P型重掺杂区105和107，两个N型重掺杂区104和106，场氧108，栅氧109和多晶硅110。高压N型阱区102位于P型衬底101之上，第一N型重掺杂区104、第一P型重掺杂区105和P型阱区103位于高压N型阱区102之上。且第一P型重掺杂区105位于第一N型重掺杂区104和P型阱区103之间，第二N型重掺杂区106和第二P型重掺杂区107位于P型阱区103之上，第二N型重掺杂区106位于第一P型重掺杂区105和第二P型重掺杂区107之间，场氧108、多晶硅110和栅氧109组成栅极。其内部寄生结构包含一个寄生PNP三极管Q1(由第一P型重掺杂区105、高压N型阱区102和P型阱区103组成)、一个寄生NPN三极管Q2(由第二N型重掺杂区106、P型阱区103和高压N型阱区102组成)以及高压N型阱区102上第一P型重掺杂区105和第一N型重掺杂区104之间的等效衬底电阻R。第一P型重掺杂区105和第一N型重掺杂区104接阳极，第二P型重掺杂区107和第二N型重掺杂区106接阴极，多晶硅110接栅极。当阳极接VDD时，如果多晶硅栅极加电压，第二N型重掺杂区106和高压N型阱区102之间的P型阱区103会形成沟道，电流将会经过衬底电阻R，流向阳极的第一N型重掺杂区104，当电流足够大时，加在电阻R上的压降使得等效三极管Q1的发射结正偏，从而开启三极管Q1，而Q1的集电极电流将为Q2的基极提供电流，Q2导通后其集电极电流将为Q1提供基极电流，最终Q1、Q2形成正反馈，SCR结构导通以泄放ESD电流。SCR-LDMOS相对于LDMOS的优点是，开启后工作在SCR模式下，电流将从寄生的SCR流过，大大增加了ESD泄放能力。但传统SCR-LDMOS也有其不足，即维持电压很低，作为高压ESD保护器件时，容易发生latch-up(闩锁效应)现象。SCR-LDMOS由于其非常低的维持电压导致了其在用作电源钳位时容易发生latch-up现象，电源持续放电，最终烧坏器件。研究表明，通过堆叠SCR-LDMOS可以有效提高维持电压，从而改善latch-up现象，图2为常规的两个SCR-LDMOS堆叠的结构，包括P型衬底101、第一高压N型阱区102、第二高压N型阱区111、第一P型阱区103、第二P型阱区112、第一P型重掺杂区120、第二P型重掺杂区105、第三P型重掺杂区107、第四P型重掺杂区121、第五P型重掺杂区114、第六P型重掺杂区116、第七P型重掺杂区122、第一N型重掺杂区104、第二N型重掺杂区106、第三N型重掺杂区113、第四N型重掺杂区115、第一多晶硅110、第二多晶硅119、第一场氧108、第二场氧117、第一栅氧109、第二栅氧118；第一P型重掺杂区120、第一高压N型阱区102、第四P型重掺杂区121、第二高压N型阱区111、第七P型重掺杂区122位于P型衬底101之上，其中第一高压N型阱区102位于第一P型重掺杂区120和第四P型重掺杂区121之间，第二高压N型阱区111位于第四P型重掺杂区121和第七P型重掺杂区122之间；第一N型重掺杂区104、第二P型重掺杂区105、第一P型阱区103位于第一高压N型阱区102之上，第二N型重掺杂区106和第三P型重掺杂区107位于第一P型阱区103之上，其中，第二P型重掺杂区105位于第一N型重掺杂区104和第二N型重掺杂区106之间，第二N型重掺杂区106位于第二P型重掺杂区105和第三P型重掺杂区107之间；第三N型重掺杂区113、第五P型重掺杂区114和第二P型阱区112位于第二高压N型阱区111之上，第四N型重掺杂区115和第六P型重掺杂区116位于第二P型阱区112之上，第五P型重掺杂区114位于第三N型重掺杂区113和第四N型重掺杂区115之间，第四N型重掺杂区115位于第五P型重掺杂区114和第六P型重掺杂区116之间。其中，第一N型重掺杂区104和第二P型重掺杂区105组成了SCR-LDMOS1的阳极，第二N型重掺杂区106和第三P型重掺杂区107组成了SCR-LDMOS1的阴极，第一多晶硅110、第一场氧108和第一栅氧109组成了SCR-LDMOS1的栅极；第三N型重掺杂区113和第五P型重掺杂区114组成了SCR-LDMOS2的阳极，第四N型重掺杂区115和第六P型重掺杂区116组成了SCR-LDMOS2的阴极，第二多晶硅119、第二场氧117和第二栅氧118组成了SCR-LDMOS2的栅极；SCR-LDMOS1的阳极接VDD，SCR-LDMOS1的阴极与SCR-LDMOS1的栅极连接，SCR-LDMOS1的阴极与SCR-LDMOS2的阳极连接，SCR-LDMOS2的栅极和SCR-LDMOS2的阴极接地，第一P型重掺杂区120、第四P型重掺杂区121和第七P型重掺杂区122作为保护环接地。此堆叠结构虽然可以提高维持电压，但是同时也提高了击穿电压，过高的击穿电压就不能达到有效保护内部工作电路的目的。因此如何有效降低击穿电压是堆叠SCR-LDMOS高压SCRESD保护电路研究的重点。
技术实现思路
本专利技术针对
技术介绍
存在的缺陷，提出了一种LDMOS触发堆叠SCR-LDMOS的高压ESD保护电路，该电路通过LDMOS的击穿触发堆叠SCR-LDMOS，在不提高触发电压的同时，采用堆叠的SCR提高维持电压。本专利技术的技术方案如下：一种堆叠SCR-LDMOS的高压ESD保护电路，包括1个NLDMOS、1个电阻232和N个SCR-LDMOS堆叠单元，所述SCR-LDMOS堆叠单元包括一个SCR-LDMOS器件和一个触发电阻，其中N≥2，衬底上还有N+2个P型重掺杂区作为保护环接地，所述NLDMOS的栅极通过电阻232接地，所述SCR-LDMOS堆叠单元中第一个SCR-LDMOS的阳极连接NLDMOS的漏极并接VDD，所述SCR-LDMOS堆叠单元中第n本文档来自技高网...

【技术保护点】
一种堆叠SCR‑LDMOS的高压ESD保护电路，包括1个NLDMOS、1个电阻(232)和N个SCR‑LDMOS堆叠单元，所述SCR‑LDMOS堆叠单元包括一个SCR‑LDMOS器件和一个触发电阻，其中N≥2，衬底上还有N+2个P型重掺杂区作为保护环接地，所述NLDMOS的栅极通过电阻(232)接地，所述SCR‑LDMOS堆叠单元中第一个SCR‑LDMOS的阳极连接NLDMOS的漏极并接VDD，所述SCR‑LDMOS堆叠单元中第n‑1个SCR‑LDMOS的阴极连接第n个SCR‑LDMOS的阳极，其中，n＝2，3，…，N，所述SCR‑LDMOS堆叠单元中的触发电阻连接在两个相邻的SCR‑LDMOS的栅极之间，所述SCR‑LDMOS堆叠单元中第一个触发电阻(233)还连接NLDMOS的源极和衬底，所述SCR‑LDMOS堆叠单元中第N个触发电阻一端连接第N个SCR‑LDMOS的栅极，另一端连接第N个SCR‑LDMOS的阴极和地。

【技术特征摘要】
1.一种堆叠SCR-LDMOS的高压ESD保护电路，包括1个NLDMOS、1个电阻(232)和N个SCR-LDMOS堆叠单元，所述SCR-LDMOS堆叠单元包括一个SCR-LDMOS器件和一个触发电阻，其中N≥2，衬底上还有N+2个P型重掺杂区作为保护环接地，所述NLDMOS的栅极通过电阻(232)接地，所述SCR-LDMOS堆叠单元中第一个SCR-LDMOS的阳极连接NLDMOS的漏极并接VDD，所述SCR-LDMOS堆叠单元中第n-1个SCR-LDMOS的阴极连接第n个SCR-LDMOS的阳极，其中，n＝2，3，…，N，所述SCR-LDMOS堆叠单元根据自NLDMOS向远离NLDMOS的方向依次顺序编号，所述SCR-LDMOS堆叠单元中的触发电阻连接在两个相邻的SCR-LDMOS的栅极之间，所述SCR-LDMOS堆叠单元中第一个触发电阻(233)还连接NLDMOS的源极和衬底，所述SCR-LDMOS堆叠单元中第N个触发电阻一端连接第N个SCR-LDMOS的栅极，另一端连接第N个SCR-LDMOS的阴极和地。2.根据权利要求1所述的堆叠SCR-LDMOS的高压ESD保护电路，其特征在于，所述NLDMOS替换为PLDMOS，此时与栅极相连的电阻(232)的另一端连接第一个SCR-LDMOS的阳极。3.根据权利要求1所述的堆叠SCR-LDMOS的高压ESD保护电路，其特征在于，当N＝2时，所述堆叠SCR-LDMOS的高压ESD保护电路包括P型衬底(201)、第一高压N型阱区(202)、第二高压N型阱区(203)、第三高压N型阱区(204)、第一P型阱区(205)、第二P型阱区(206)、第三P型阱区(207)、第一P型重掺杂区(208)、第二P型重掺杂区(211)、第三P型重掺杂区(212)、第四P型重掺杂区(214)、第五P型重掺杂区(216)、第六P型重掺杂区(217)、第七P型重掺杂区(219)、第八P型重掺杂区(221)、第九P型重掺杂区(222)、第一N型重掺杂区(209)、第二N型重掺杂区(210)、第三N型重掺杂区(213)、第四N型重掺杂区(215)、第五N型重掺杂区(218)、第六N型重掺杂区(220)、第一场氧(223)、第二场氧(224)、第三场氧(225)、第一栅氧(229)、第二栅氧(230)、第三栅氧(231)、第一多晶硅(226)、第二多晶硅(227)、第三多晶硅(228)、电阻(232)、第一触发电阻(233)、第二触发电阻(234)；第一P型重掺杂区(208)、第三P型重掺杂区(212)、第六P型重掺杂区(217)、第九P型重掺杂区(222)、第一高压N型阱区(202)、第二高压N型阱区(203)和第三高压N型阱区(204)位于P型衬底(201)之上；其中所述第一高压N型阱区(202)位于第一P型重掺杂区(208)和第三P型重掺杂区(212)之间，第二高压N型阱区(203)位于第三P型重掺杂区(212)和第六P型重掺杂区(217)之间，第三高压N型阱区(204)位于第六P型重掺杂区(2...

【专利技术属性】
技术研发人员：乔明，马金荣，张晓菲，甘志，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51