可变电阻存储器件及其制造方法技术

提供一种可变电阻存储器件及其制造方法。所述可变电阻存储器件包括：多层绝缘层，形成在形成有下电极的半导体衬底上，并且包括直径在第一高度或更高处增大的多个孔；可变电阻材料层，形成在下电极上至每个孔的第二高度；以及上电极，形成在可变电阻材料层上以掩埋在每个孔中。

【技术实现步骤摘要】
【专利摘要】提供一种。所述可变电阻存储器件包括：多层绝缘层，形成在形成有下电极的半导体衬底上，并且包括直径在第一高度或更高处增大的多个孔；可变电阻材料层，形成在下电极上至每个孔的第二高度；以及上电极，形成在可变电阻材料层上以掩埋在每个孔中。【专利说明】相关申请的交叉引用本申请要求于2013年6月21日向韩国专利局提交的申请号为10-2013-0071497的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术构思的各种实施例涉及一种非易失性存储器件，且更具体而言，涉及一种。
技术介绍
近年，需要呈现出高性能和低功率的半导体器件。根据这种需求，已经研究了刷新不是必要的下一代半导体存储器件。下一代非易失性半导体存储器件的典型实例是可变电阻存储器件。例如，可变电阻存储器件包括:相变随机存取存储器(PCRAM)、阻变随机存取存储器(ReRAM)、磁性随机存取存储器(MRAM)、自旋转移力矩磁阻随机存取存储器(STTMRAM)和聚合物随机存取存储器(PoRAM)。 可变电阻存储器件通过将构成数据存储单元的相变材料分别控制成结晶状态或与^晶状态，来执行存储器操作以具有设定状态或复位状态。 已经进行尝试来减小复位电流，即在可变电阻存储器件中将相变材料转换成非晶状态需要的电流。更具体地，为了减小可变电阻存储器件中的复位电流，越来越多地尝试减小下电极和数据存储单元之间的接触面积。 近年，由于可变电阻存储器件的高集成，已经进行了单元收缩来防止存储单元中的数据存储单元之间的冲突，即干扰。然而，如果利用当前的工艺，则在确保数据存储单元和上电极之间足够的覆盖余量方面存在限制。
技术实现思路
本专利技术的各种示例性实施例涉及一种可以减小复位电路的。 根据本专利技术的示例性实施例的一个方面，提供了一种可变电阻存储器件。所述可变电阻存储器件包括:多层绝缘层，形成在形成有下电极的半导体衬底上，并且包括直径在第一高度或更高处增大的多个孔；可变电阻材料层，形成在下电极上至每个孔的第二高度；以及上电极，形成在可变电阻材料层上以掩埋在每个孔中。 根据另一个示例性实施例的一个方面，提供了一种制造可变电阻存储器的方法。所述方法可以包括以下步骤:在半导体衬底上形成下电极；在下电极上形成第一绝缘层；在第一绝缘层上形成具有孔的第二绝缘层；在孔的侧壁上形成第一间隔件和第二间隔件；形成延伸孔，所述延伸孔从形成在第二绝缘层中的孔延伸至第一绝缘层，以暴露下电极的上表面的一部分；在延伸孔中的下电极上形成可变电阻材料层至延伸孔的第一高度；以及在可变电阻材料层上形成上电极以掩埋在孔中。 在以下标题为“【具体实施方式】”的部分描述这些和其他的特征、方面以及实施例。 【专利附图】【附图说明】 通过以下结合附图的详细描述，可以更清楚地理解本专利技术主题的以上和其他的特征、方面和其他的优点，其中: 图1是说明根据本专利技术构思的一个实施例的可变电阻存储器件的结构的截面图；以及 图2A至2H是说明一种制造根据本专利技术构思的一个实施例的可变电阻存储器件的方法的截面图。 【具体实施方式】 在下文中，将参照附图更详细地描述示例性实施例。 本文参照截面图描述示例性实施例,截面图是示例性实施例(以及中间结构)的示意性图示。照此，可以预料到图示的形状变化缘于例如制造技术和/或公差。因而，示例性实施例不应被解释为局限于本文所说明的区域的特定形状，而是可以包括例如来自于制造的形状差异。在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。附图中的相同的附图标记表示相同的元件。也应理解的是，当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上，也可以存在中间层。另外，只要未在句子中特意提出，单数形式可以包括复数形式。 图1是根据本专利技术构思的一个实施例的可变电阻存储器件的结构的截面图。 如图1所示，根据本专利技术构思的一个实施例的可变电阻存储器件可以包括形成在半导体衬底I1上的N+型基区120。第一层间绝缘层130形成在N+型基区120上且包括多个孔。包括N型区141和P型区142的开关器件140形成在第一层间绝缘层130中形成的每个孔中。下电极150形成在第一层间绝缘层130中形成的每个孔中的开关器件140上。包括多个孔的第二层间绝缘层160形成在形成有开关器件140和下电极150的第一层间绝缘层130上。形成在第二层间绝缘层160中的每个孔具有比形成在第一层间绝缘层130中的每个孔更小的直径。可变电阻材料层170形成在第二层间绝缘层160中形成的每个孔中。包括多个孔的第三层间绝缘层180形成在形成有可变电阻材料层170的第二层间绝缘层160上。形成在第三层间绝缘层180中的每个孔被形成为具有以下的形状:对于从第二层间绝缘层160的上表面至预定高度(即，约第三层间绝缘层180的1/3高度)的部分，第三层间绝缘层180中的每个孔的直径与形成在第二层间绝缘层160中的每个孔的直径基本相同。第三层间绝缘层180中的每个孔的直径从预定的高度处，朝着第三层间绝缘层180的上表面增大。上电极190形成在第三层间绝缘层180中形成的每个孔中。附图标记185、195分别是第一间隔件和第二间隔件，并且可以形成第一间隔件185和第二间隔件195来防止单元之间的干扰。在图1中，包括N型区141和P型区142的PN 二极管被示为开关器件140，但是开关器件140不限于此。开关器件140可以是肖特基二极管、或者除了二极管以外的MOS晶体管。 形成在第二层间绝缘层160中的孔的直径被形成为小于形成在第一层间绝缘层130中的孔的直径，以减小下电极150和可变电阻材料层170之间的接触面积，且因而减小复位电流。 将参照图2A至2H来详细地描述一种制造具有根据本专利技术构思的一个实施例的结构的可变电阻存储器件的方法。 图2A至2H是说明一种制造根据本专利技术构思的一个实施例的可变电阻存储器件的方法的截面图。 如图2A中所示，一种制造根据本专利技术构思的一个实施例的可变电阻存储器件的方法包括以下步骤:提供半导体衬底110 ;以及通过将N型杂质注入到提供的半导体衬底110的上部中来形成用作字线的N+型基区120。在N+型基区120上形成包括孔的第一层间绝缘层130，在孔中形成包括N型区141和P型区142的开关器件140，以及在孔中开关器件140上形成下电极150。 将第二层间绝缘层160和第三层间绝缘层180沉积在形成有开关器件140和下电极150的第一层间绝缘层130上。多个孔H通过光刻工艺形成在第三层间绝缘层180中，使得每个孔H形成在与形成下电极150的位置对应的位置中。形成在第三层间绝缘层180中的孔H可以被形成为具有倾斜，使得在孔H下部中的直径小于其上部的直径。孔H的倾斜可以在80度至90度的范围中。形成具有倾斜的孔H可以导致容易形成间隔件。此外，第二层间绝缘层160和第三层间绝缘层180可以由具有不同刻蚀特性的材料形成。例如，第二层间绝缘层160可以包括氮化物材料，而第三层间绝缘层180可以包括氧化物材料。 如图2B中所示，第一间隔件材料185沿着第三层间绝缘层180的表面和孔H的内表面来沉积，然后第二间隔件材料195沉积在第一间隔件材料185本文档来自技高网...

【技术保护点】
一种可变电阻存储器件，包括：多层绝缘层，所述多层绝缘层形成在形成有下电极的半导体衬底上，并且包括直径在第一高度或更高处增大的多个孔；可变电阻材料层，所述可变电阻材料层形成在所述下电极上至每个所述孔的第二高度；以及上电极，所述上电极形成在所述可变电阻材料层上以掩埋在每个所述孔中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑夏彰，李恩侠，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR