使用边信道重构码字制造技术

本公开的实施例描述用于使用边信道将码字解码的装置、方法、计算机可读介质和系统配置。在各种实施例中，存储器控制器可配置成确定非易失性存储器（“NVM”）的n个管芯中m个管芯进行迭代解码已失败。在各种实施例中，存储器控制器可还配置成从n-m个未失败的管芯和m个失败的管芯（不包括第一失败的管芯）生成边信道。在各种实施例中，存储器控制器可还配置成使用迭代解码，基于生成的边信道和基于将第一失败的管芯上存储的数据迭代解码的尝试的软输入，重构在m个失败的管芯的第一失败的管芯上存储的码字。在各种实施例中，迭代解码可包括低密度奇偶校验解码。也可描述和/或要求保护其它实施例。

【技术实现步骤摘要】
【国外来华专利技术】用于重构码字的设备及计算机实现的方法
本公开的实施例一般涉及数据处理领域，并且更具体地说，涉及使用边信道重构码字。
技术介绍
本文中提供的背景描述是为了概括介绍本公开的上下文。当前有名的专利技术者的工作(就其在本背景部分中描述而言)及在提交之时不可以其它方式视为现有技术的描述的方面，均未被明确或隐含承认为相对于本公开的现有技术。除非本文中另有指示，否则，此部分中描述的方案不是本公开的权利要求的现有技术，并且未由于包含在本部分中而被承认是现有技术。非易失性存储器(“NVM”)的存储器控制器可使用多种数据编码/解码技术处理误比特和恢复数据。例如，数据可编码为一个或更多个码字，例如，编码为低密度奇偶校验(“LDPC”)码字。存储器控制器可包括配置成将LDPC码字解码的迭代LDPC解码器。诸如LDPC编码的码字等一些类型的码字可包括原消息和相关联奇偶数据。非二进制迭代解码器(例如，LDPC解码器)可在解码期间多次处理码字。符号和软信息(例如，符号正确的相关联概率)可在变量的节点与对应于在变量节点之间关系的校验节点之间传递。每个迭代可使码字更接近原消息。NVM可包括诸如多个管芯等多个物理组件。如果单个管芯失败，则可能可使用来自其它未失败的管芯的数据重构来自失败的管芯的数据。然而，在多个管芯上重构数据更不可能成功。
技术实现思路
有鉴于上述问题，本公开的目的之一在于，提供一种在多个管芯上重构数据的设备和方法。根据本公开的一个方面，提供一种用于重构码字的设备，包括：包括n个管芯的非易失性存储器，n是正整数；存储器控制器，配置成：确定n个管芯中m个管芯进行迭代解码已失败，m是大于1的整数；从n-m个未失败的管芯和所述m个失败的管芯中除第一失败的管芯以外的管芯生成边信道；以及使用迭代解码，基于所生成的边信道和基于将所述第一失败的管芯上存储的数据迭代解码的尝试的软输入，重构在所述m个失败的管芯的所述第一失败的管芯上存储的码字。根据本公开的另一个方面，提供一种用于重构码字的计算机实现的方法，包括：由存储器控制器确定n个管芯中m个管芯进行迭代解码已失败，m是大于1的整数；以及由所述存储器控制器基于从n-m个未失败的管芯和所述m个失败的管芯中除第一失败的管芯以外的管芯生成的边信道和基于将所述第一失败的管芯上存储的数据迭代解码的尝试的软输入，重构在所述m个失败的管芯的所述第一失败的管芯上存储的码字。根据本公开的上述各方面，能够提供一种在多个管芯上重构数据的设备和方法。附图说明结合附图，通过下面的详细描述，将容易理解实施例。为有助于此描述，类似的标号指示类型的结构元素。在附图的图形中，实施例以示例方式而不是限制方式示出。图1以示意图方式示出根据各种实施例的示例固态驱动器。图2以示意图方式示出根据各种实施例，与多个管芯相关联的各种类型的数据可如何输入迭代解码器。图3-7以示意图方式示出根据各种实施例，与将多个管芯上存储的数据迭代解码的尝试相关联的各种类型的数据可如何输入迭代解码器的各种示例。图8以示意图方式示出根据各种实施例的示例方法。图9以示意图方式示出根据各种实施例的示例计算装置。具体实施方式在下面的详细描述中，参照了形成本文一部分的附图，并且图中类似的标号在所有图形中指示类似的部分，通过示图方式示出了可实践的实施例。要理解的是，在不脱离本公开内容的范围的情况下可利用其它实施例，并且可进行结构或逻辑更改。因此，下面的详细描述不可从限制的意义理解，并且实施例的范围只由随附权利要求及其等效物定义。各种操作可又以对理解所述主题最有帮助的方式描述为多个离散动作或操作。然而，描述的顺序不应理解为暗示这些操作一定与顺序相关。具体而言，可不以介绍的顺序执行这些操作。所述操作可以与所述实施例不同的顺序执行。可执行各种另外的操作，和/或可在另外的实施例中忽略所述操作。为便于理解本公开内容，短语“A和/或B”表示(A)、(B)或(A和B)。为便于理解本公开内容，短语“A、B和C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。描述可使用短语“在一实施例中”或“在实施例中”，这均可指一个或多个相同或不同的实施例。此外，如相对于本公开内容的实施例使用的术语“包括”、“具有”及诸如此类同义。在本文中使用时，术语“模块”可指以下所述、以下所述的一部分或包括以下所述：专用集成电路(“ASIC”)、电子电路、执行一个或多个软件或固件程序的处理器(共享、专用或群组)和/或存储器(共享、专用或群组)、组合逻辑电路和/或提供所需功能性的其它适合组件。在本文中使用时，术语“计算机实现的方法”可指由一个或多个处理器、具有一个或多个处理器的计算机系统、诸如智能电话(或包括一个或多个处理器)、平板电脑、膝上型计算机、机顶盒、游戏控制台等执行的任何方法。现在参照图1，此处示为固态驱动器(“SSD”)形式的示例存储装置10可包括操作耦合到非易失性存储器(“NVM”)14的存储器控制器12。在各种实施例中，存储器控制器12可使用硬件(例如，数字电路)实现。在一些实施例中，NVM14可以是NAND闪速存储器。在各种实施例中，NVM14可以是其它类型的NVM，如铁电随机存取存储器(“FeTRAM”)、基于纳米线的NVM、相变存储器(“PCM”)、带开关的PCM(“PCMS”)等等。在各种实施例中，存储器装置10可以是其它类型的存储装置，如硬盘驱动器(“HDD”)。NVM14可包括各种数量的管芯16。在图1的示例中，NVM14包括n个管芯16，DIE0-DIEn。在此示例中，第n个管芯是XOR管芯。在各种实施例中，存储器控制器12可包括读/写逻辑18和迭代解码器20。读/写逻辑18可配置成从NVM14读取数据和将数据写入NVM14。如下面将讨论的一样，数据可例如由读/写逻辑18以各种方式从NVM14读取，包括所谓的“硬读取”和“软读取”。除其它之外，迭代解码器20还可配置成将n个管芯16上的码字解码。在各种实施例中，迭代解码器20可以是LDPC解码器，如非二进制LDPC解码器。在各种实施例中，存储器装置10可配置成耦合到主机计算装置(未示出)，如各种计算和/或消费者电子装置/家电，包括但不限于台式、膝上型或平板计算机。为此，接口22可包括用于将存储器装置10耦合到主机计算装置的任何适合接口，诸如但不限于串行高级技术附连(“SATA”)接口、串行附连SCSI(“SAS”)接口、通用串行总线(“USB”)接口、外设控制接口(“PCI”)或其它适合的装置接口。在各种实施例中，接口22可将存储器装置10操作耦合到总线24，总线24又可操作耦合到主机计算装置的其它组件(未示出)。在各种实施例中，总线24可以是SATA总线。在从多个管芯16读取数据时，例如通过图1中的迭代解码器20可将在每个管芯16上存储的码字解码。如果将一个管芯16上存储的数据迭代解码的尝试失败，但将在剩余管芯上存储的数据迭代解码的尝试成功，则在许多情况下，可简单地对来自未失败的管芯16的未解码的码字进行XOR操作以重构失败的管芯16上的码字。然而，如果不止一个管芯16失败，则不可能单独使用未失败的管芯16的XOR结果重构在失败的管芯16上存储的数据。相应地，在各种实施例中并且如图2所示，在本文档来自技高网...

【技术保护点】
一种设备，包括：包括n个管芯的非易失性存储器，n是正整数；存储器控制器，配置成：确定n个管芯中m个管芯进行迭代解码已失败，m是大于1的整数；从n‑m个未失败的管芯和所述m个失败的管芯中除第一失败的管芯以外的管芯生成边信道；以及使用迭代解码，基于所生成的边信道和基于将所述第一失败的管芯上存储的数据迭代解码的尝试的软输入，重构在所述m个失败的管芯的所述第一失败的管芯上存储的码字。

【技术特征摘要】
【国外来华专利技术】1.一种用于重构码字的设备，包括：包括n个管芯的非易失性存储器，n是正整数；存储器控制器，配置成：确定n个管芯中m个管芯进行迭代解码已失败，m是大于1的整数；从n-m个未失败的管芯和所述m个失败的管芯中除第一失败的管芯以外的管芯生成边信道；以及使用迭代解码，基于所生成的边信道和基于将所述第一失败的管芯上存储的数据迭代解码的尝试的软输入，重构在所述m个失败的管芯的所述第一失败的管芯上存储的码字。2.如权利要求1所述的用于重构码字的设备，其中所述迭代解码包括低密度奇偶校验解码。3.如权利要求1所述的用于重构码字的设备，其中所述n-m个未失败的管芯包括XOR管芯。4.如权利要求1所述的用于重构码字的设备，其中所述边信道包括将在所述n-m个未失败的管芯上存储的数据迭代解码的一次或更多次成功尝试的硬输出。5.如权利要求1所述的用于重构码字的设备，其中所述边信道包括将在所述n-m个未失败的管芯上存储的数据迭代解码的一次或更多次成功尝试的软输出。6.如权利要求1-5任一项所述的用于重构码字的设备，其中所述边信道包括将所述m个失败的管芯中除所述第一失败的管芯以外的管芯上存储的数据迭代解码的一次或更多次未成功尝试的硬输出。7.如权利要求1-5任一项所述的用于重构码字的设备，其中所述边信道包括将所述m个失败的管芯中除所述第一失败的管芯以外的管芯上存储的数据迭代解码的一次或更多次未成功尝试的软输出。8.如权利要求1-5任一项所述的用于重构码字的设备，其中所述边信道还包括将所述m个失败的管芯中除所述第一失败的管芯以外的管芯上存储的数据迭代解码的一次或更多次尝试的软输入。9.如权利要求1-5任一项所述的用于重构码字的设备，其中所述边信道还包括将所述m个失败的管芯中除所述第一失败的管芯以外的管芯上存储的数据迭代解码的一次或更多次尝试的硬输入。10.如权利要求1-5任一项所述的用于重构码字的设备，其中所述边信道包括将所述m个失败的管芯中除所述第一失败的管芯以外的管芯上存储的数据迭代解码的一次或更多次未成功尝试的软输出及有关与所述m个失败的管芯中除所述第一失败的管芯以外的管芯相关联的陷阱集的信息。11.一种用于重构码字的计算机实现的方法，包括：由存...

【专利技术属性】
技术研发人员：P卡拉瓦德，RH莫特瓦尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US