基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法技术方案

基于多导航系统的抗遮挡的高精度同步时钟系统包括信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多导航系统模块及外部接口模块。信号处理模块用于高精度时间间隔测量、IRIG_B码编码及同步信号产生，核心控制模块驯服恒温晶振频率和控制压控电压，压控电压模块输出压控电压并调节恒温晶振的频率，恒温晶振模块提供系统时钟信号，多导航系统模块提供基于多导航系统的参考时间信号，外部接口模块提供标准接口形式的高精度同步信号及通信接口。本发明专利技术具有抗遮挡、功耗小、性价比高的优点，且导航信号被遮挡后仍可提供高精度同步时间信号，且短时间收到有效导航信号后立即修正恒温晶振频率，清零累计同步误差，延长抗遮挡时间。

【技术实现步骤摘要】
基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法
本专利技术涉及时间频率
及其应用领域，特别涉及基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法。
技术介绍
高精度同步时钟在各个领域的应用越来越广泛，基于多导航系统的抗遮挡的高精度同步时钟系统利用包括北斗导航系统在内的多个导航系统对本地时钟频率实时校正，并提供与多模接收机的时间信号严格同步的同步信号。该同步时钟系统可用于野外测量勘探、网络授时、电力电网系统、通信系统等，为这些领域提供高精度、高可靠的同步时钟，且该专利技术设备具有抗遮挡特性，所以特别适合野外测量勘探。本专利技术利用了国家大力发展的北斗导航系统，弥补了目前国内同步时钟只利用GPS、GLONASS的不足之处，同时使用其他导航系统增强了同步时钟的可靠性、稳定性及提高了时间同步精度。本专利技术采用以嵌入式FPGA为主要核心器件的架构，提高了系统运行速度，降低了系统功耗和成本，同时解决了同步时钟应用领域中野外测量勘探、电力电网系统等野外同步难的问题。目前基于导航系统的同步时钟大多数都是基于铷钟、铯钟，限制了其应用范围，且原子钟有功耗大、预热时间长、成本高、体积大等不足，本专利技术同步时钟系统的时钟源采用普通的恒温晶振，有效的解决了这些不足之处，且同步时钟系统专利技术中采用了一种独特的同步方法，使系统具有抗遮挡性，这是目前驯服时钟领域不具备的性能，保证了导航信号被遮挡时系统也能够提供高精度同步信号，并且短暂接收到有效导航信号后也能够有效驯服本地时钟，清除累计同步误差，延长抗遮挡时间。
技术实现思路
本专利技术的目是提供基于多导航系统的抗遮挡的高精度同步时钟系统及其同步方法，并为其他设备提供高精度同步信号，且在导航信号被遮挡的一段时间内也能保证较高的同步精度。本专利技术所采用的技术方案是：基于多导航系统的抗遮挡的高精度同步时钟系统至少包括信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多模接收机模块及外部接口模块。所述信号处理模块与核心控制模块、恒温晶振模块、多模接收机模块及外部接口模块相连，并实现高精度时间间隔测量、IRIG_B码编码、同步信号产生等功能；所述核心控制模块与信号处理模块、多模接收机模块、压控电压模块相连，且实现了本地恒温晶振驯服算法、压控电压控制及时间同步方法；所述压控电压模块与核心控制模块和恒温晶振相连，同时通过数模转换器(DAC)和放大电路控制本地恒温晶振的压控电压；所述恒温晶振模块与压控电压模块和信号处理模块相连，为本专利技术提供系统时钟信号；所述多模接收机模块与信号处理模块和核心控制模块相连，且多模接收机模块的时间信号作为本专利技术的参考时间信号；所述外部接口模块与信号处理模块相连，并提供标准接口形式的高精度同步信号和通信接口。所述高精度时间间隔测量方法为连续不间断的脉冲填补法，所述本地恒温晶振驯服算法为基于改进滑动平均滤波的算法，所述IRIG_B码格式的时间信号包括高精度时间同步信号及详细的时间信息(秒、分、时、天、月、年)。按上述方案，所述信号处理模块的核心器件为现场可编程门阵列器件(FPGA)，FPGA内部逻辑单元采用连续不间断的脉冲填补法测量本地时钟与参考时间信号(多模接收机模块的时间信号作为同步时钟系统的参考时间信号)的相位差，且在多模接收模块失锁期间信号处理模块也始终测量二者的相位差，连续不间断的测量能够实现了高精度时间间隔测量。按上述方案，核心控制器(Cortex-M3内核)先对时间间隔测量数据(包括多模接收机模块失锁期间测量的时间间隔数据)进行基于改进滑动平均滤波算法的滤波，然后计算出本地恒温晶振的频率偏差，最后根据频率偏差调节本地恒温晶振的频率，但在多模接收机模块失锁期间核心控制器不计算本地恒温晶振的频率偏差。按上述方案，可编程门阵列器件(FPGA)内部逻辑单元采用沿触发方式提供固定频率的1Hz、10Hz、50Hz、100Hz，250Hz高精度同步信号，同时提供IRIG_B码格式的时间信号。按上述方案，同步时钟系统可根据用户需求提供以1ms为单位的周期可变的采样脉冲和以1s为单位的周期和启动时间都可设置的启动脉冲，且采样脉冲、启动脉冲与秒信号严格同步。按上述方案，所述的压控电压模块包含了数模转换器(DAC)，压控电压控制电路利用放大倍数不同(放大倍数大于1的放大电路用于调节压控电压的范围，放大倍数小于1的放大电路用于提高压控电压的分辨率)的两路放大电路放大DAC输出电压，该方法提高了压控电压的分辨率。按上述方案，所述的外部接口模块将系统同步信号转化为标准电平的同步信号，并提供标准通信接口，同时将外部设备与系统核心部件隔离开，提高了系统可靠性、安全性。本专利技术还提供了基于多导航系统的抗遮挡的高精度同步时钟系统的同步方法，其特征在于：基于多导航系统的抗遮挡的高精度同步时钟系统工作时，利用多模接收机模块的时间信号校准本地恒温晶振的频率并同步本地同步信号，且信号处理模块始终采用连续不间断的脉冲填补法测量本地时间信号和参考时间信号(多模接收机模块的时间信号)的相位差，保证了多模接收机模块短时间有效工作时也能够有效的校准本地时钟和同步本地时间信号，使本专利技术同步时钟系统具有抗遮挡性能，具体包括以下步骤：1)信号处理模块始终采用连续不间断的脉冲填补法测量本地时钟与参考时间信号(多模接收机模块的时间信号)的相位差；2)核心控制器(Cortex-M3内核)在多模接收机模块锁定时对时间间隔测量数据(包括多模接收机模块失锁期间测量的时间间隔数据)进行基于改进滑动平均滤波算法的滤波，然后计算出本地恒温晶振的频率偏差，最后根据频率偏差计算出DAC输出电压值并通过压控电压模块调节本地恒温晶振的频率；3)信号处理模块在多模接收机模块失锁时，始终测量本地时钟与参考时间信号(多模接收机模块的时间信号)的相位差，该测量数据仍可用于计算本地恒温晶振的频率偏差。按上述方案，所述步骤1）中现场可编程门阵列器件（FPGA）实现的信号处理模块始终采用连续不间断的脉冲填补法测量本地时钟与参考时间信号(多模接收机模块的时间信号)的相位差，并根据当前多模接收机模块的状态(锁定，失锁)来调整测量时间，且多模接收机模块的时间信号作为参考时间信号。按上述方案，所述步骤3）中在多模接收机模块失锁后出现短时间有效工作(多模接收机模块锁定)时，同步时钟系统则可修正本地时钟频率，同时清除累计的同步误差，延长抗遮挡时间。在多模接收机模块失锁期间，本专利技术同步时钟系统根据本地时钟仍然可提供高精度同步信号，并且一段时间内保持高精度时间同步(多模接收机模块正常工作时同步精度优于100ns，多模接收机模块失锁期间的同步精度与本地时钟源、失锁时间有关，本地时钟源的频率稳定度越高、失锁时间越短则同步精度越高)。本专利技术与现有技术相比具有以下优点：1、本专利技术采用一种新型的时钟驯服方法和同步方法，在系统正常工作后出现导航信号中断的情况时，本专利技术同步时钟系统根据驯服后的本地时钟可提供高精同步信号，且中断过程中出现多模接收机模块短时间有效工作时仍可以有效校正本地时钟频率，清除累计同步误差，延长同步时钟系统的抗遮挡时间；2、本专利技术以一片现场可编程门阵列器件(FPGA)为整个同步时钟系统的核心器件，实现了信号处理模块、核心控制模块及部分外部接口模块的功能，其中本文档来自技高网...

【技术保护点】
基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于：抗遮挡的高精度同步时钟系统由信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多模接收机模块及外部接口模块组成，所述信号处理模块与核心控制模块、恒温晶振模块、多模接收机模块及外部接口模块相连，并实现高精度时间间隔测量、IRIG_B码编码、同步信号产生等功能；所述核心控制模块与信号处理模块、多模接收机模块、压控电压模块相连，且实现了本地恒温晶振驯服算法、压控电压控制及时间同步方法；所述压控电压模块与核心控制模块和恒温晶振相连，同时通过数模转换器(DAC)和放大电路控制本地恒温晶振的压控电压；所述恒温晶振模块与压控电压模块和信号处理模块相连，为本专利技术提供系统时钟信号；所述多模接收机模块与信号处理模块和核心控制模块相连，且多模接收机模块的时间信号作为本专利技术的参考时间信号；所述外部接口模块与信号处理模块相连，并提供标准接口形式的高精度同步信号和通信接口。

【技术特征摘要】
1.基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于，抗遮挡的高精度同步时钟由信号处理模块、核心控制模块、压控电压模块、恒温晶振模块、多模接收机模块和外部接口模块组成；以多模接收机提供的1PPS秒脉冲信号为参考时间信号，信号处理模块采用连续不间断的脉冲填补法来实时测量本地时钟频率，核心控制模块根据频率测量结果计算当前频率偏差和压控电压值，以驯服本地晶振频率，同时根据测量时间和频率偏差计算本地时钟的频率漂移率，且信号处理模块用FPGA内部逻辑门实现触发器逻辑门，且触发器逻辑门采用沿触发方式来产生多种同步信号，当多模接收机模块失锁后，根据失锁前计算得到的本地时钟频率漂移率和频率偏差，预测并计算出压控电压值，调节本地时钟频率和本地1PPS秒脉冲信号的相位，提高同步精度，当接收机再次短暂锁定时，根据失锁期间采用连续不间断脉冲填补法测量地频率数据，快速修正本地时钟频率和1PPS秒脉冲信号相位，消除累计的同步误差，使同步时钟具备抗遮挡性能；所述的连续不间断的脉冲填补法和多种同步脉冲信号的产生由可编程门阵列器件FPGA芯片实现的信号处理模块实现，所述的当前频率偏差、当前压控电压值、频率漂移率、预测压控电压值由FPGA内核实现的核心控制器实现，所述的多模接收机提供1PPS秒脉冲参考时间信号，所述的压控电压模块将压控电压输出给恒温晶振以调节恒温晶振频率，所述的恒温晶振具备频率调节功能，且为同步时钟系统提供本地时钟。2.根据权利要求1所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于，所述的可编程门阵列器件FPGA实现的信号处理模块，采用连续不间断的脉冲填补法测量本地时钟与多模接收机提供的1PPS秒脉冲参考时间信号之间的相位差，在多模接收机模块失锁期间，信号处理模块也始终测量二者的相位差，再次短暂锁定时，根据失锁期间采用连续不间断脉冲填补法测量地频率数据修正本地时钟的频率和本地1PPS秒脉冲信号的相位，提高时间同步精度和本地时钟频率驯服速度。3.根据权利要求1所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于，首先，核心控制器对本地时钟频率测量数据进行基于改进滑动平均滤波算法的滤波，计算出本地恒温晶振的频率偏差，然后根据测量时间和频率偏差计算出本地时钟频率的频率漂移率，最后根据频率偏差和频率漂移率调节本地恒温晶振的频率。4.根据权利要求1所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特征在于，可编程门阵列器件FPGA实现的信号处理模块，利用FPGA内部逻辑门实现触发器逻辑门，且触发器逻辑门采用沿触发方式来产生固定频率的1Hz、10Hz、50Hz、100Hz，250Hz高精度同步信号和IRIGB码，且IRIGB码同步精度优于100ns。5.根据权利要求1所述的基于多导航系统的抗遮挡的高精度同步时钟系统，其特...

【专利技术属性】
技术研发人员：张杰，周栋明，
申请(专利权)人：中国科学院测量与地球物理研究所，张杰，
类型：发明
国别省市：湖北;42