用于垂直MOSFET的终端布置制造技术

本发明专利技术涉及用于垂直MOSFET的终端布置。器件和技术的代表性实施提供了针对晶体管结构的终端布置。晶体管结构的外围可以包括具有布置为改进晶体管在击穿或接近击穿时的性能的特征的凹槽区域。

【技术实现步骤摘要】

技术介绍
晶体管结构可包括在结构有源区的一个或多个外部边缘上的终端(termination)区。在功率晶体管(诸如金属-氧化物-半导体(MOSFET)器件)的终端区，在施加高漏极电压下，发展高电场区。一旦该电场达到临界水平，在高电场区中的晶体管材料的碰撞电离会生成大量的载流子，导致器件的雪崩击穿。该雪崩过程发生时的漏极电压为器件的击穿电压(BVdss)。击穿电压是器件的重要特征，特别是当考虑器件的可能应用时。 在击穿期间发展的电场的空间位置和分布也是重要的。例如，在终端区包括沟槽的器件结构中，高幅度的电场常常发生在沟槽的角部。该电场能促进载流子注入到绝缘区附近。当注入的载流子在绝缘区中被俘获时，它们可以使俘获的电荷在这些绝缘区中积累。这可以导致器件电学参数(例如击穿电压、导通电阻、阈值电压等等)的漂移。它也能导致在该区中的绝缘材料在减少的时间内击穿，或缩短器件的寿命。
技术实现思路
根据本专利技术的一个方面，一种晶体管器件，其包括：包括至少一个垂直沟道晶体管单元的有源区以及电耦合到有源区的终端区；半导体层，其被部署在有源区和终端区处；栅极绝缘体层，其被部分地部署在垂直沟道晶体管单元的一部分上，并且被部分地部署在终端区处的半导体层的一部分上；以及场绝缘体层，其被部署在终端区处的半导体层的另一个部分上，并且在终端区处的半导体层的其它部分上形成台阶结构。 根据本专利技术的另一个方面，一种晶体管结构，其包括：晶体管单元阵列，每个晶体管单元都具有体层、沟槽和部署在沟槽中的栅极部分；终端区，其布置在晶体管单元阵列的外围，终端区包括凹槽槽线；场绝缘体部分，其被部署在终端区处的凹槽槽线上，并形成绝缘体台阶；以及半导体场平板结构，其被部署在绝缘体台阶上。 根据本专利技术的还有另一个方面，一种方法，其包括：布置晶体管结构的半导体层，该半导体层具有有源区和相邻的终端区，终端区包括凹槽区域；在终端区的凹槽区域的第一部分处形成场绝缘体层，以形成绝缘体台阶结构；以及在终端区的凹槽区域的相邻的第二部分处形成栅极绝缘体层。 根据本专利技术的还有另一个方面，一种金属-氧化物-半导体场效应晶体管(MOSFET)器件，其包括：有源区，其包括第一多个晶体管单元，第一多个晶体管单元中的每个都具有源极区、沟槽和被部署在沟槽中的栅极结构；终端区，其包括第二多个晶体管单元，所述第二多个晶体管单元被布置在有源区的外围处，并且具有与第一多个晶体管单元的一个或多个晶体管单元的电连接，第二多个晶体管单元的晶体管单元具有基本上等于第一多个晶体管单元的晶体管单元的宽度的宽度；深体区，其耦合到第二多个晶体管单元的一个或多个晶体管单元，并位于终端区的外围处的凹槽槽线；栅极氧化物/场氧化物台阶结构，其被部署在注入深体的预先选择的部分上；以及半导体场平板结构，其被部署在场氧化物台阶结构和注入深体上。 附图说明 参考附图详细描述被陈述。在图中，参考数字的最左边的(多个)位识别参考数字第一次出现所在的图。在不同图中的相同参考数字的使用指示类似或相同的项。 对本讨论，在图中图示的器件和系统被示出为具有多个组件。器件和/或系统的各种实施，如在这里所述，可以包括更少的组件，并仍然留在本公开的范围内。可替换地，器件和/或系统的其它实施可以包括附加的组件或所述组件的各种组合，并留在本公开的范围内。 图1是根据实施的示例晶体管结构的一部分的透视图。该示例晶体管结构的一部分被示出以突出显示晶体管结构的边缘处的细节。 图2是根据实施的图1的示例晶体管结构的一部分的剖面视图。 图3是根据另一个实施的在至少一个单元区内不具有源极层的图1的示例晶体管结构的一部分的剖面视图。 图4是根据实施的包括示例栅极滑槽结构的图1的示例晶体管结构的一部分的剖面视图。 图5是根据实施的包括示例沟道停止器结构的图1的示例晶体管结构的一部分的剖面视图。 图6示出了根据三个类似的实施的示例晶体管结构的一部分的三个剖面图。这三个视图示出了晶体管结构的有源区中在三个不同的深度上的深体区域。 图7根据实施示出了图示在击穿期间创建的电场强度的两个曲线图。第一曲线图示出了在终端区中没有深体的电场，而第二曲线图示出了在终端区具有深体的电场。 图8根据实施示出了图示电场等电势线的两个曲线图。第一曲线图示出了在终端区没有深体的等电势线，而第二曲线图示出了在终端区具有深体的等电势线。 图9是根据实施的示例晶体管结构的剖面图，其图示了离子注入工艺。 图10是根据实施的图9的示例晶体管结构的剖面图，其图示了掺杂扩散工艺。 图11是根据实施的流程图，其图示了用于布置晶体管结构的材料以修改击穿时的电场的示例工艺。 具体实施方式 器件和技术的代表性实施提供了针对晶体管结构的终端布置。晶体管结构的外围可以包括具有布置为改善晶体管在击穿或接近击穿时的性能的特征的凹槽区域。 在一个实施中，深体(deep body)被注入到终端区的凹槽区域，所述终端区电连接到晶体管结构的有源区。深体影响在击穿期间发展的电场，导致增加的击穿电压和/或跨越终端区内的绝缘区的电场的减少。在另一个实施中，深体引起了来自半导体-绝缘体界面的空穴电流路径的减少或除去。 在实施中，场平板结构被部署于位于终端区的凹槽区域的栅绝缘体/场绝缘体台阶(台阶)上。在各种其它实施中，其它结构可以被包括到终端区中，并影响在击穿期间发展的电场的位置、强度、分布等等。此外，在一些实施中，一个或多个深体区可以位于晶体管结构的有源单元区中，并布置以“引导”电流在想要的路径上。 用于晶体管终端的各种实施和布置在本公开中讨论。参照图中图示的示例垂直沟道金属-氧化物-半导体场效应晶体管(MOSFET)器件来讨论技术和器件。然而，这不意图是限制性的，而是为了讨论的容易和图示的便利。所讨论的技术和器件可以应用到各种晶体管器件设计、结构等等(例如金属-绝缘体-半导体FET(MISFET)、金属-半导体FET(MESFET)、绝缘栅FET(IGFET)，绝缘栅双极晶体管(IGBT)、高电子迁移率晶体管(HEMT)或(HFET)、调制掺杂FET(MO本文档来自技高网...

【技术保护点】
一种晶体管器件，其包括：包括至少一个垂直沟道晶体管单元的有源区以及电耦合到有源区的终端区；半导体层，其被部署在有源区和终端区处；栅极绝缘体层，其被部分地部署在垂直沟道晶体管单元的一部分上，并且被部分地部署在终端区处的半导体层的一部分上；以及场绝缘体层，其被部署在终端区处的半导体层的另一个部分上，并且在终端区处的半导体层的其它部分上形成台阶结构。

【技术特征摘要】
1.一种晶体管器件，其包括：
包括至少一个垂直沟道晶体管单元的有源区以及电耦合到有源区的终端
区；
半导体层，其被部署在有源区和终端区处；
栅极绝缘体层，其被部分地部署在垂直沟道晶体管单元的一部分上，并且
被部分地部署在终端区处的半导体层的一部分上；以及
场绝缘体层，其被部署在终端区处的半导体层的另一个部分上，并且在终
端区处的半导体层的其它部分上形成台阶结构。
2.如权利要求1所述的晶体管器件，进一步包括被部署在终端区处并穿透
半导体层的深体区，该深体区电耦合到有源区。
3.如权利要求2所述的晶体管器件，进一步包括被部署在有源区处的沟槽
中的栅极结构，并且其中深体区穿透半导体层到比沟槽的深度更大的深度。
4.如权利要求1所述的晶体管器件，进一步包括覆盖栅极绝缘体层和场绝
缘体层的至少一个的场平板结构。
5.如权利要求2所述的晶体管器件，进一步包括有源区中的一个或多个深
体部分，该一个或多个深体部分被布置成在有源区中的预先选定的位置处穿透
半导体层，该一个或多个深体部分布置成在操作期间指引电流流动在预先选择
的位置处穿过半导体层。
6.如权利要求5所述的晶体管器件，其中，
一个或多个深体部分具有基本上等于或大于终端区的深体区的深度的
深度。
7.如权利要求1所述的晶体管器件，其中，
从位于相邻于终端区的垂直沟道晶体管单元中排除源极层。
8.一种晶体管结构，其包括：
晶体管单元阵列，每个晶体管单元都具有体层、沟槽和部署在沟槽中的栅
极部分；
终端区，其布置在晶体管单元阵列的外围，终端区包括凹槽槽线；
场绝缘体部分，其被部署在终端区处的凹槽槽线上，并形成绝缘体台阶；

\t以及
半导体场平板结构，其被部署在绝缘体台阶上。
9.如权利要求8所述的晶体管结构，进一步包括深体部分，所述深体部分
被嵌入到终端区处的凹槽槽线中，并且电耦合到晶体管单元阵列的外围处的晶
体管单元中的至少一个。
10.如权利要求8所述的晶体管结构，进一步包括覆盖终端区处的凹槽槽
线的栅极滑槽结构。
11.如权利要求8所述的晶体管结构，进一步包括被部署在终端区的外围
处的沟道停止器结构。
12.如权利要求8所述的晶体管结构，其中，
晶体管单元的至少一个中的一个或多个没有源极区。
13.一种方法，其包括：
布置晶体管结构的半导体层，该半导体层具有有源区和相邻的终端区，终
端区包括凹槽区域；
在终端区的凹槽区域的第一部分处形成场绝缘体层，以形成绝缘体台阶结
构；以及
在终端区的凹槽区域的相邻的第二部分处形成栅极绝缘体层。
14.如权利要求13所述的方法，进一...

【专利技术属性】
技术研发人员：A·伍德，M·聪德尔，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT