半导体装置和电子设备制造方法及图纸

本发明专利技术提供了半导体装置和电子设备。所述半导体装置包括：晶体管，其被构造用来基于触发信号而使第一端子与第二端子之间电导通；以及触发器件，其被形成于形成有所述晶体管的晶体管区域中，并且被构造用来基于施加至所述第一端子的电压而生成所述触发信号。所述电子设备包括上述半导体装置和内部电路，所述内部电路被连接至所述第一端子和所述第二端子。本发明专利技术能够减小集成于半导体装置中的电路的布局面积。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了半导体装置和电子设备。所述半导体装置包括：晶体管，其被构造用来基于触发信号而使第一端子与第二端子之间电导通；以及触发器件，其被形成于形成有所述晶体管的晶体管区域中，并且被构造用来基于施加至所述第一端子的电压而生成所述触发信号。所述电子设备包括上述半导体装置和内部电路，所述内部电路被连接至所述第一端子和所述第二端子。本专利技术能够减小集成于半导体装置中的电路的布局面积。【专利说明】半导体装置和电子设备
本专利技术涉及均包括保护电路的半导体装置和电子设备，所述保护电路被构造用来保护内部电路免受因静电放电(ESD electrostatic discharge)而造成的损害。
技术介绍
典型的半导体装置包括用于保护内部电路免受因静电放电而造成的损害的保护电路。例如，日本未经审查的专利申请公开案N0.2006-121007和N0.2004-14929披露了均包括触发电路(在该触发电路中，设定了预定的时间常数)、反相器和N型MOS (Metal OxideSemiconductor:金属氧化物半导体)晶体管的保护电路。日本未经审查的专利申请公开案N0.2006-121007中的触发电路是通过将电阻器元件和电容器元件彼此串联地连接在电源端子与地面端子之间而构成的，并且日本未经审查的专利申请公开案N0.2004-14929中的触发电路是通过将P型MOS晶体管和电容器元件彼此串联地连接在电源端子与地面端子之间而构成的。在这些保护电路每一者中，触发电路通过使因施加至电源端子的静电而造成的电压信号的波形钝化(rounding)来生成触发信号。然后，反相器使该触发信号反转，并且N型MOS晶体管基于该经过反转的触发信号而从断开(OFF)状态改变为接通(ON)状态。因此，保护电路通过该N型MOS晶体管而把施加至电源端子的静电向地面释放。 此外，用于对静电具有高耐受性的晶体管的各种技术已经被公开。例如，日本未经审查的专利申请公开案N0.H2-271673公开了如下的晶体管:通过在栅极与源极之间和在栅极与漏极之间设置未经过硅化的区域，该晶体管实现了对静电的耐受性的提高。
技术实现思路
目前所期望的是能够减小集成于半导体装置中的电路的布局面积，并且期望进一步的小型化。 目前还期望的是提供均包括能够减小其布局面积的保护电路的半导体装置和电子设备。 本专利技术的实施例提供了一种半导体装置，其包括晶体管和触发器件。所述晶体管被构造用来基于触发信号而使第一端子与第二端子之间电导通。所述触发器件被形成于形成有所述晶体管的晶体管区域中，并且被构造用来基于施加至所述第一端子的电压而生成所述触发信号。 本专利技术的实施例提供了一种电子设备，其包括:晶体管；触发器件；和内部电路。所述晶体管被构造用来基于触发信号而使第一端子与第二端子之间电导通。所述触发器件被形成于形成有所述晶体管的晶体管区域中，并且被构造用来基于施加至所述第一端子的电压而生成所述触发信号。所述内部电路被连接至所述第一端子和所述第二端子。 在本专利技术的各实施例的半导体装置和电子设备中，所述触发器件基于施加至所述第一端子的电压而生成所述触发信号，并且所述晶体管基于所述触发信号而被接通或关断。所述触发器件被形成于所述晶体管区域中。 在本专利技术的各实施例的半导体装置和电子设备中，因为所述触发器件被形成于所述晶体管区域中，因此使得能够减小布局面积。 需要理解的是，前面的一般说明和下面的详细说明都是示例性的，并且旨在提供对本专利技术要求保护的技术的进一步解释。 【专利附图】【附图说明】 这里所包括的附图提供了对本专利技术的进一步理解，这些附图被并入本说明书中且构成本说明书的一部分。这些附图图示了各实施例，并且与本说明书一起用来解释本专利技术的原理。 图1是图示了本专利技术的实施例的保护电路的构造示例的框图。 图2是图示了图1所示的触发器件的等效电路的电路图。 图3是图示了图1所示的晶体管和触发器件的布局的平面图和截面图。 图4是用于说明图1所示的晶体管的骤回(snapback)操作的说明图。 图5是用于说明图1所示的晶体管中的电流流动的说明图。 图6是示意性地图示了图1所示的保护电路的布局的说明图。 图7是图示了比较例的保护电路的构造示例的框图。 图8是示意性地图示了图7所示的保护电路的布局的说明图。 图9是图示了图7所示的晶体管的布局的平面图和截面图。 图10是图示了变形例的保护电路中的晶体管和触发器件的布局的平面图。 图11是图示了另一变形例的保护电路的构造示例的框图。 图12是图示了又一变形例的保护电路的构造示例的框图。 图13是图示了应用了实施例的保护电路的半导体装置的构造示例的框图。 图14是图示了应用了实施例的保护电路的电视的外观构造的立体图。 【具体实施方式】 下面，将参照附图来详细地说明本专利技术的一些实施例。需要注意的是，将按照下列顺序进行说明。 1.实施例 2.应用例 1.实施例 构造示例 图1图示了实施例的保护电路的构造示例。保护电路I被构造用来把施加至电源端子Tl的静电向地面端子T2释放。保护电路I包括触发器件10、反相器12和晶体管13。 触发器件10被构造用来基于施加至电源端子Tl的信号而生成触发信号St。如稍后将会说明的，触发器件10在形成有晶体管13的区域中被构造于半导体基板100P的表面上。触发器件10通过利用预定的时间常数τ使电源端子Tl的电压信号的波形钝化，来生成触发信号St。时间常数τ例如可以基于诸如HBM (Human Body Model，人体模型)和CDM(Charged Device Model,带电器件模型)等ESD测试规格而被设定。HBM模拟从带电人体的静电放电，并且时间常数τ可以被设定为例如约I微秒。此外，CDM模拟从自身带电的器件的放电，并且时间常数τ可以被设定为例如约I纳秒。在保护电路I中，在正常的电源接通时，电源电压通过时间常数τ而缓慢改变；因此，触发信号St差不多跟随电源端子Tl的电压(电源电压)。在这种情况下，晶体管13以维持断开状态的方式进行操作。另一方面，在静电被施加至电源端子Tl的情况下，电源端子Tl的电压急剧地改变；因此，触发信号St不跟随电源端子Tl的电压。在这种情况下，晶体管13瞬间地变成接通状态，从而把静电从电源向地面释放。 图2图示了触发器件10的等效电路。如稍后将会说明的，触发器件10是通过在半导体基板100Ρ上层叠绝缘层141、电阻层142等而构成的，并且可以用分布参数电路(distributed parameter circuit)来表征,该分布参数电路由电阻层142的电阻成分和绝缘层141的电容成分构成。在该图中，用由多个电阻器元件91和多个电容器元件92构成的阶梯模型(ladder model)来表征分布参数电路。更具体地，多个电阻器元件91彼此串联连接，并且各电阻器元件91的分接头(tap)被连接至各电容器元件92的第一端。多个电容器元件92的第二端彼此连接。如稍后将会说明的，电容器元件92的第二端对应于半导体基板100P。电压VSS被施加到半导体基板100P。这样的构造允许触发器件10起到具有时间常数τ的低通滤本文档来自技高网...

【技术保护点】
一种半导体装置，其包括：晶体管，所述晶体管被构造成基于触发信号而使第一端子与第二端子之间电导通；以及触发器件，所述触发器件被形成于形成有所述晶体管的晶体管区域中，并且被构造用来基于施加至所述第一端子的电压而生成所述触发信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：深作克彦，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP