一种阵列基板及显示装置制造方法及图纸

本实用新型专利技术实施例提供了一种阵列基板及显示装置，涉及显示技术领域，可提高开口率；该阵列基板包括多个子像素，每个子像素包括：至少一个薄膜晶体管，有机树脂层，以及沿数据线方向排列的不接触的第一像素电极和第二像素电极；第一像素电极延伸到第一栅线上方，第二像素电极延伸到第二栅线上方，第一栅线和第二栅线相邻；位于第一栅线两侧的相邻两个子像素的第一像素电极在第一栅线上方连接，位于第二栅线两侧的相邻两个子像素的第二像素电极在第二栅线上方连接；相邻两个子像素的第一像素电极与至少一个薄膜晶体管的漏极电连接，第二像素电极与至少一个薄膜晶体管的漏极电连接。用于需要提高开口率的阵列基板及显示装置的制造。

【技术实现步骤摘要】
【专利摘要】本技术实施例提供了一种阵列基板及显示装置，涉及显示
，可提高开口率；该阵列基板包括多个子像素，每个子像素包括：至少一个薄膜晶体管，有机树脂层，以及沿数据线方向排列的不接触的第一像素电极和第二像素电极；第一像素电极延伸到第一栅线上方，第二像素电极延伸到第二栅线上方，第一栅线和第二栅线相邻；位于第一栅线两侧的相邻两个子像素的第一像素电极在第一栅线上方连接，位于第二栅线两侧的相邻两个子像素的第二像素电极在第二栅线上方连接；相邻两个子像素的第一像素电极与至少一个薄膜晶体管的漏极电连接，第二像素电极与至少一个薄膜晶体管的漏极电连接。用于需要提高开口率的阵列基板及显示装置的制造。【专利说明】—种阵列基板及显示装置
本技术涉及显示
，尤其涉及一种阵列基板及显示装置。
技术介绍
TFT-LCD (Thin Film Transistor-Liquid Crystal Display,薄膜场效应晶体管液晶显示器)具有体积小、功耗低、无辐射等特点，在当前的显示器市场中占据主导地位。 TFT-1XD包括阵列基板、彩膜基板以及位于二者之间的液晶层；其中，如图1所示，阵列基板01包括多个子像素10，每个所述子像素10由相邻两根栅线20和相邻两根数据线30交叉限定，每个子像素10包括薄膜晶体管101以及与薄膜晶体管的漏极电连接的像素电极102。 目前，为了防止栅线20信号对像素电极102造成干扰，需要在像素电极102与栅线20之间设置一定间距L，而这个间距L也不能太小，这样的话势必导致通过该间距L部分的光不能被通过像素电极102和公共电极驱动的液晶层所控制，从而最终被彩膜基板的黑矩阵所滤除，影响开口率。
技术实现思路
本技术的实施例提供一种阵列基板及显示装置，可提高开口率。 为达到上述目的，本技术的实施例采用如下技术方案: —方面，提供一种阵列基板，包括多个子像素，每个所述子像素由相邻两根栅线和相邻两根数据线交叉限定；每个所述子像素包括:至少一个薄膜晶体管，位于所述薄膜晶体管上方的有机树脂层，以及位于所述有机树脂层上方且沿所述数据线方向排列的第一像素电极和第二像素电极；其中，所述第一像素电极和所述第二像素电极不接触； 所述第一像素电极延伸到与所述第一像素电极靠近的第一栅线上方，所述第二像素电极延伸到与所述第二像素电极靠近的第二栅线上方；其中，所述第一栅线和所述第二栅线相邻； 沿所述数据线方向，在任意相邻的两根所述数据线之间，位于所述第一栅线两侧的相邻两个子像素的所述第一像素电极均靠近所述第一栅线且在所述第一栅线上方连接，所述位于所述第一栅线两侧的相邻两个子像素的所述第二像素电极均远离所述第一栅线. 沿所述数据线方向，在任意相邻的两根所述数据线之间，位于所述第二栅线两侧的相邻两个子像素的所述第二像素电极均靠近所述第二栅线且在所述第二栅线上方连接，所述位于所述第二栅线两侧的相邻两个子像素的所述第一像素电极均远离所述第二栅线. 所述位于所述第一栅线两侧的相邻两个子像素的所述第一像素电极与至少一个薄膜晶体管的漏极电连接，所述位于所述第二栅线两侧的相邻两个子像素的所述第二像素电极与至少一个薄膜晶体管的漏极电连接。 优选的，在每个所述子像素中，与所述薄膜晶体管的漏极电连接的所述第一像素电极和/或所述第二像素电极露出所述薄膜晶体管的区域。 进一步优选的，每个所述子像素包括第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管的漏极与所述第一像素电极电连接，所述第二薄膜晶体管的漏极与所述第二像素电极电连接； 沿所述数据线方向，所述位于所述第一栅线两侧的相邻两个子像素中的两个所述第一薄膜晶体管的栅极均与所述第一栅线连接，且均相对所述第一栅线对称；所述位于所述第二栅线两侧的相邻两个子像素中的两个所述第二薄膜晶体管的栅极均与所述第二栅线连接，且均相对所述第二栅线对称。 基于上述，优选的，沿栅线方向，所述第一像素电极和所述第二像素电极均延伸到所述数据线上方。 优选的，所述第一像素电极和所述第二像素电极的面积相等。 优选的，所述有机树脂层的厚度为I?3 μ m。 优选的，每个所述子像素还包括位于所述第一像素电极和所述第二像素电极上方的公共电极。 另一方面，提供一种显示装置，包括上述的阵列基板。 本技术实施例提供了一种阵列基板及显示装置，由于在薄膜晶体管与第一像素电极和第二像素电极之间设置有有机树脂层，而有机材料的绝缘层的厚度通常为微米级，因此，可以避免栅线信号对第一像素电极和第二像素电极的干扰，并且减少第一像素电极和第二像素电极与薄膜晶体管各电极之间产生的寄生电容。在此基础上，本技术实施例中由于在每个子像素中第一像素电极和第二像素电极分别与靠近的第一栅线和第二栅线之间没有间距，且由于每个子像素中的第一像素电极和第二像素电极没有互相干扰的问题，因此所述第一像素电极和第二像素电极之间的间距可以做的非常小，因此，相比现有技术中每个子像素中像素电极与栅线之间设置一定间距而导致开口率下降，本技术实施例可以提闻开口率。 【专利附图】【附图说明】 为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。 图1为现有技术提供的一种阵列基板的结构不意图； 图2为本技术实施例提供的一种阵列基板的结构示意图一； 图3为图2的AA’向剖面示意图； 图4为本技术实施例提供的一种阵列基板的结构示意图二 ； 图5为本技术实施例提供的一种阵列基板的结构示意图三； 图6为本技术实施例提供的一种阵列基板的结构示意图四； 图7为本技术实施例提供的一种阵列基板的子像素的结构示意图。 附图标记: 01-阵列基板；10-子像素；101-薄膜晶体管；1la-第一薄膜晶体管；1lb-第二薄膜晶体管；1011-栅极；1012-栅绝缘层；1013-有源层；1014-源极；1015-漏极；102_像素电极；102a-第一像素电极；102b-第二像素电极；103_有机树脂层；104_公共电极；20-栅线；201_第一栅线；202_第二栅线；30_数据线。 【具体实施方式】 下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。 本技术实施例提供了一种阵列基板01，如图2、图4、图5所示，该阵列基板01包括多个子像素10，每个所述子像素10由相邻两根栅线和相邻两根数据线30交叉限定。 其中，如图3所示，每个所述子像素10包括:至少一个薄膜晶体管101，位于所述薄膜晶体管上方的有机树脂层103、以及位于所述有机树脂层103上方且沿所述数据线30方向排列的第一像素电极102a和第二像素电极102b ;其本文档来自技高网...

【技术保护点】
一种阵列基板，包括多个子像素，每个所述子像素由相邻两根栅线和相邻两根数据线交叉限定；其特征在于，每个所述子像素包括：至少一个薄膜晶体管，位于所述薄膜晶体管上方的有机树脂层，以及位于所述有机树脂层上方且沿所述数据线方向排列的第一像素电极和第二像素电极；其中，所述第一像素电极和所述第二像素电极不接触；所述第一像素电极延伸到与所述第一像素电极靠近的第一栅线上方，所述第二像素电极延伸到与所述第二像素电极靠近的第二栅线上方；其中，所述第一栅线和所述第二栅线相邻；沿所述数据线方向，在任意相邻的两根所述数据线之间，位于所述第一栅线两侧的相邻两个子像素的所述第一像素电极均靠近所述第一栅线且在所述第一栅线上方连接，所述位于所述第一栅线两侧的相邻两个子像素的所述第二像素电极均远离所述第一栅线；沿所述数据线方向，在任意相邻的两根所述数据线之间，位于所述第二栅线两侧的相邻两个子像素的所述第二像素电极均靠近所述第二栅线且在所述第二栅线上方连接，所述位于所述第二栅线两侧的相邻两个子像素的所述第一像素电极均远离所述第二栅线；所述位于所述第一栅线两侧的相邻两个子像素的所述第一像素电极与至少一个薄膜晶体管的漏极电连接，所述位于所述第二栅线两侧的相邻两个子像素的所述第二像素电极与至少一个薄膜晶体管的漏极电连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：程鸿飞，乔勇，先建波，李文波，李盼，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11