一种基于自定时振荡环的工艺角检测电路制造技术

本发明专利技术公开一种基于自定时振荡环的工艺角检测电路，包括复位电路、自定时振荡环和计数模块，所述复位电路由两个触发器和一个二输入或门构成；所述自定时振荡环由m个二输入密勒单元和反相器以及一个二输入与门构成，其中m是大于等于3的正整数；所述计数模块由n个带复位端的触发器串联构成，其中n是大于等于3的正整数。本发明专利技术提供了一个可以用来检测制造完成的集成电路芯片所处的工艺角的电路，该电路通过自定时振荡环的振荡次数来反映芯片所处的工艺角。在芯片流片前先通过仿真得出自定时振荡环在不同工艺角下的振荡次数，在流片后就可以根据实测的振荡次数来判断芯片处于何工艺角。

【技术实现步骤摘要】
【专利摘要】本专利技术公开一种基于自定时振荡环的工艺角检测电路，包括复位电路、自定时振荡环和计数模块，所述复位电路由两个触发器和一个二输入或门构成；所述自定时振荡环由m个二输入密勒单元和反相器以及一个二输入与门构成，其中m是大于等于3的正整数；所述计数模块由n个带复位端的触发器串联构成，其中n是大于等于3的正整数。本专利技术提供了一个可以用来检测制造完成的集成电路芯片所处的工艺角的电路，该电路通过自定时振荡环的振荡次数来反映芯片所处的工艺角。在芯片流片前先通过仿真得出自定时振荡环在不同工艺角下的振荡次数，在流片后就可以根据实测的振荡次数来判断芯片处于何工艺角。【专利说明】-种基于自定时振荡环的工艺角检测电路
本专利技术涉及一种基于自定时振荡环的工艺角检测电路，所有电路元件都可由M0S 晶体管构成，用于检测制造完成的集成电路芯片所处的工艺角，属于集成电路设计领域。
技术介绍
保证电路的"时序安全"电路中时序路径的时延变化不引起同步失效是确保电路 可靠工作的基本条件之一。然而，随着制造工艺持续向纳米尺度推进，工艺、电压、温度（Pr ocess-Voltage-Temperature, PVT)等因素的偏差对集成电路时序的影响越来越大，确保时 序安全变得愈发困难和代价高昂，使其成为集成电路领域重要的研究课题。为了抑制PVT 等因素的偏差对芯片时序的影响，需要对芯片工作时所处的PVT条件进行监测，根据监测 到的PVT信息对芯片做相应的调节，从而保证芯片时序始终正确。 在所有影响芯片时序的因素中，工艺偏差是造成时序波动的主要原因之 一。2011 年国际半导体技术路线图（International Technology Roadmap for Semiconductors, ITRS)中说道："由于特征尺寸的缩小，设计人员所面临的最关键问题之 一是与设计相关的参数的波动性在持续增加，这是由于制造参数的偏差和原子的固有特性 影响了沟道掺杂"。工艺偏差由制造工艺的不一致性引起，分为全局偏差和局部偏差。 对于全局偏差，氧化层厚度、掺杂浓度等器件参数的变化对同一芯片中的所有晶 体管来说是相同的。不同晶圆或不同批次中的芯片间工艺偏差都属于这一类。相反的，对 于局部偏差一也称失配或随机不相关偏差一同一芯片中的每个晶体管所受的影响都 不同。 全局偏差描述不同芯片中的器件参数差异，而同一芯片内的器件参数视为相同。 通常用不同工艺角下的仿真来评估全局偏差的影响。每个工艺角都处于一种极端的情况， 其器件参数基本上都和它们的典型值有所偏差。对于最快工艺角（FastCorner)，所有的工 艺波动都是增加晶体管的驱动电流的，因此速度最快。但是对于最慢工艺角（SlowCorner)， 器件速度都被工艺偏差放慢。 工艺偏差对不同芯片时序的影响一般是呈正态分布（均值为μ gl()bal，方差为 〇 gl(*al)，最快和最慢工艺角一般是按。gl(*al的倍数（如3倍或6倍σ )或分段测试得出的 性能统计数据进行定义的。对于分段测试，工艺参数（掺杂浓度、氧化层厚度等）被人为地 设定为偏向于制造最慢或最快芯片。除了最快和最慢工艺角，还有一些交叉工艺角，如由最 快Ρ沟道晶体管（P-FET)和最慢η沟道晶体管（n-FET)组成，或反之。一般工艺库提供的有 FF、FNSP、TT、SNFP、SS五种工艺角。FF表示电路由最快p-FET和最快n-FET组成；TT表示 电路由典型P-FET和典型n-FET组成；SS表示电路由最慢p-FET和最慢n-FET组成；FNSP 和SNFP属于交叉工艺角，FNSP表示电路由最慢p-FET和最快n-FET组成；SNFP表示电路由 最快p-FET和最慢n-FET组成；。交叉工艺角一般在模拟电路中比较关键，但是在数字电 路中则是次要的。 局部偏差正随着CMOS工艺尺寸的缩小而增加。晶体管尺寸的减小会使阈值电压 的标准差σντ和电流因子〇k/k(k= yCMW/L)增加，因为它们与有源区面积的平方根倒数 成正比。 局部偏差对路径延时的影响可以用η个翻转时间（上升或下降时间）为tgate、对 应标准方差为〇 t gate的相同逻辑门来进行刻画。路径延时td = nXtgatJ逭着η线性增加， 但是标准方差σ t，d与η的平方根成正比，因此路径延时的相对偏差〇 t，d/td与η的平方根 的倒数成正比。所以路径延时的绝对偏差随路径增长而增加，但是相对偏差则随路径增长 减小。 随着工艺制程的演进，在先进工艺下工艺偏差对芯片时序的影响越来越严重。而 在芯片制造完成后，每一块芯片可能都处于不同的工艺角，没有相应的工艺角检测手段无 法获知芯片具体所处的工艺角。环形振荡器是检测工艺角的最常用结构，其原理是对环形 振荡器在一定时间内的振荡次数进行计数，当芯片所处工艺角比较好时，器件的延时较小， 环形振荡器在相同时间内的振荡次数较高；而当芯片工艺角情况不好时，振荡次数较低，所 以振荡次数的计数结果可以反映芯片所处的工艺角。 传统的环形振荡器一般采用的逻辑结构为奇数个反相器首尾相连成环，利用反相 器自身的延时和其反相功能产生振荡波形。这种基于反相器链的环形振荡器，其电路所处 工艺角的变化会改变振荡频率，但是电压和温度的变化也会对振荡频率产生影响。虽然可 以通过采用输出电压稳定精确的LD0对电路进行供电来消除电压波动的影响，但是温度波 动对环形振荡器振荡频率的影响无法消除。通过HSPICE仿真可以发现在不同的工艺角下， 环形振荡器的计数结果存在交叠的情况，即在两个工艺角下，当较差的工艺角处于低温而 较好的工艺角处于高温条件下时，计数范围发生重合，通过计数结果无法准确区分芯片所 处的工艺角。
技术实现思路
专利技术目的：目前集成电路制造过程中工艺偏差对芯片时序的影响越来越大，为了 降低工艺偏差对芯片时序的影响，需要采取措施抑制工艺偏差的影响，而这首先需要检测 出芯片所处的工艺角。本专利技术的目的就在于提供一种基于自定时振荡环的工艺角检测电 路，它可以较为准确的检测出芯片制造完成后具体所处的工艺角，为抑制工艺偏差影响提 供可靠的依据。 技术方案：本专利技术所述的基于自定时振荡环的工艺角检测电路，包括复位电路、自 定时振荡环和计数模块。自定时振荡环可以反映出芯片所处工艺角的好坏，当芯片所处工 艺角比较好时，自定时振荡环在相同时间内的振荡次数较高；而当芯片工艺角情况不好时， 振荡次数较低，所以振荡次数可以反映芯片所处的工艺角。计数模块就是用来对自定时振 荡环的振荡次数进行计数，计数模块的计数结果反映了芯片所处工艺角情况的好坏。而复 位电路则用来在一次检测完成后对计数模块进行复位，以便进行再次检测；同时复位电路 还能设置自定时振荡环的初始状态，保证其能够起振。 所述复位电路由两个触发器DR1、DR2、一个二输入或门0R1、一个二输入或非门 N0R1和一个二输入与非门NAND1构成；触发器DR1的数据输入端D连接系统时钟的八分 频信号CLK8,时钟端连接系统时钟CLK，数据输出端Q输出信号为CLK8_1，连接触发器DR2 的数据输入端D，其反相数据输出端Q的输出信号为CLK8_ln ;触发器DR本文档来自技高网...

【技术保护点】
一种基于自定时振荡环的工艺角检测电路，包括复位电路（1）、自定时振荡环（2）和计数模块（3），其特征在于：所述复位电路（1）由两个触发器DR1、DR2、一个二输入或门OR1、一个二输入或非门NOR1和一个二输入与非门NAND1构成；触发器DR1的数据输入端连接系统时钟的八分频信号CLK8，时钟端连接系统时钟CLK，数据输出端输出信号为CLK8_1，连接触发器DR2的数据输入端，其反相数据输出端的输出信号为CLK8_1n；触发器DR2的时钟端连接系统时钟CLK，数据输出端输出信号为CLK8_2，连接二输入或门OR1的一个输入端；二输入或门OR1的另一个输入端连接系统时钟的八分频信号CLK8；二输入或门OR1的输出信号就是计数模块的复位信号RSTn；二输入或非门NOR1的两个输入端分别连接至信号CLK8_1和地，其输出信号为set1；二输入与非门NAND1的两个输入端分别连接至电源VDD和信号CLK8_1n，其输出信号为set0；所述自定时振荡环（2）由m个二输入密勒单元和反相器以及一个二输入与门AND1构成，其中m是大于等于3的正整数；所构成的自定时振荡环为m级，每一级都由一个密勒单元和一个反相器组成；每一级中反相器的输出连接到该级密勒单元的一个输入端，反相器的输入端则和下一级密勒单元的输出端相连，第m级中反相器的输入端则和第一级密勒单元的输出端相连；第一级中密勒单元的另一个输入端和二输入与门AND1的输出端相连；其余密勒单元的另一个输入端则和前一级密勒单元的输出端相连；二输入与门AND1的一个输入端连接到第m级中密勒单元的输出端，另一个输入端则和触发器DR1的输出端Q相连；第一级中密勒单元的输出信号作为自定时振荡环的输出信号OSC_OUT；所述计数模块（3）由n个带复位端的触发器串联构成，其中n是大于等于3的正整数；所构成的计数模块为n级，每一级为一个触发器；所有触发器的时钟端都连接到自定时振荡环的输出信号OSC_OUT，复位端都连接到复位电路输出的复位信号RSTn；第一级触发器的数据输入端连接到电源VDD，其后的每一级触发器的数据输入端都连接到前一级触发器的数据输出端。...

【技术特征摘要】

【专利技术属性】
技术研发人员：单伟伟，田朝轩，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32