比较器和时钟信号生成电路制造技术

本发明专利技术涉及比较器和时钟信号生成电路。用于时钟信号生成电路的比较器具有耦合到比较器输入信号的第一和第二输入晶体管。第一和第二滞后晶体管耦合在输入晶体管和比较器的输出级之间，并应用滞后到输入信号的比较。第一和第二滞后控制晶体管耦合在输入晶体管和滞后晶体管之间以在滞后使能信号的控制下隔离滞后晶体管与输入晶体管。

【技术实现步骤摘要】
比较器和时钟信号生成电路
本专利技术涉及集成电路，更特别地涉及一种比较器和时钟信号生成电路。
技术介绍
晶体振荡器电路通常用于生成振荡信号并能够用来提供时钟信号。晶体振荡器的启动通过使用随机噪声信号来实现，该随机噪声信号激励晶体以开始以其固有频率振荡。然后，放大由晶体生成的信号并将其应用于激励晶体，逐渐地增加晶体共振频率处信号的强度，直到其频率主导了晶体电路的输出。然而，在晶体振荡器启动期间，某些寄生频率可能持续相当长的时段，并且可以导致生成差的或不稳定的时钟信号。这种不稳定的时钟信号可以引起依赖时钟信号的其他电路的错误操作。具有减少或限制生成不稳定时钟信号的可能性的电路是有利的。
技术实现思路
根据本专利技术的一个方面，提供一种比较器，用于比较两个输入信号并基于所述输入信号的比较来生成输出信号，所述比较器包括：第一输入晶体管，布置为耦合到所述输入信号中的一个；第二输入晶体管，布置为耦合到所述输入信号中的另一个；第一和第二滞后晶体管，分别耦合到所述第一输入晶体管与所述比较器的输出级之间和所述第二输入晶体管与所述比较器的所述输出级之间，并被配置为对所述输入信号的比较应用滞后；以及第一和第二滞后控制晶体管，耦合到所述第一和第二输入晶体管与所述第一和第二滞后晶体管之间，并可操作地在滞后使能信号的控制下隔离所述滞后晶体管与所述输入晶体管；所述比较器，进一步包括：第一和第二控制晶体管，用于基于所述滞后使能信号分别并行地耦合所述第一和第二滞后晶体管与第一输出级晶体管和第二输出级晶体管。根据本专利技术的另一个方面，提供一种用于生成时钟信号的电路，包括：比较器，用于比较两个输入信号并基于所述输入信号的比较来生成输出信号，所述比较器基于滞后使能信号可以第一模式或第二模式操作，其中在所述第一模式中，比较器可操作地对输入信号的比较应用滞后，并且在第二模式中来比较没有滞后的所述输入信号；计数器，耦合到所述比较器的输出并布置为对所述比较器的输出信号的周期进行计数并生成所述滞后使能信号，其中所述计数器基于由所述计数器计数的周期的预定数量来生成所述滞后使能信号。根据本专利技术的另一个方面，提供一种生成时钟信号的方法，包括：将比较器中的滞后应用到振荡信号以生成初始时钟信号；计数所述初始时钟信号的时钟周期；确定是否已经超出所述初始时钟信号的周期的预定数量；以及基于确定已经超出所述初始时钟信号的周期的预定数量，禁止所述比较器中的滞后。附图说明仅作为举例，参照附图，描述本专利技术的更多细节、方面和实施例。在附图中，相同的数字用于标识相同或功能上相似的元件。在附图中的元件用于简洁和清楚地说明，并不一定按比例画出。图1示意地示出根据本专利技术实施例的示例时钟生成器电路；图2示意地示出根据本专利技术实施例的适于在图1的时钟生成器电路中使用的比较器的电路图；图3示意地示出根据本专利技术实施例的适于在图1的时钟电路中使用的另一比较器的电路图；图4例示根据本专利技术实施例的振荡器的瞬时启动波形；图5例示根据本专利技术实施例的振荡器电路的禁止和重新使能的瞬时波形；图6例示使用现有技术电路和使用根据本专利技术实施例的电路所生成的时钟信号中所测量的相位噪声；图7例示根据本专利技术实施例的生成时钟信号的方法。具体实施方式本专利技术所例示的实施例在极大程度上可利用本领域技术人员所熟知的电子部件和电路来实现，从而，为了本专利技术下面概念的理解和了解，并且为了不模糊或分散本专利技术的教导，不会以比上述认为需要的任何更大程度来解释细节。为了避免不稳定时钟信号的生成，例如，通过晶体振荡器生成的信号典型地通过使用滞后(hysteresis)来进行滤波，以便移除小波。然而，滞后的使用将不同的信号伪象(singnalartifact)引入到由振荡晶体输出所生成的时钟信号中，例如，发现其在生成的时钟信号中增加抖动(jitter)。在时钟信号中抖动的存在能够限制使用此时钟信号的电路性能，特别是射频(RF)电路和锁相环(PLL)。从而，好的晶体电路将滤除当晶体启动时形成的小信号晶体波形。然而，由于过多的晶体抖动的引入，这种滤波导致RF性能的减小。从而，在当前系统中，在提供好的晶体振荡器时钟信号和好的RF性能之间经常存在折衷。在当前设计中，相对于过滤小晶体振荡器启动波形经常偏爱RF性能(在相位噪声中所测量的)。由于寄生频率的不充分滤波，这进而将引起某些系统不恰当地启动，并且将引起系统的不稳定的行为。根据本专利技术实施例，自动受控滞后添加到用来由晶体振荡器信号生成时钟信号的比较器电路中。在第一操作模式中，在晶体振荡器启动相位期间使用滞后，而晶体振荡器信号的振荡幅度很小。一旦振荡器启动并提供稳定振荡信号，禁止比较器中的滞后以提供低相位噪声、低抖动的时钟信号，从而避免了RF性能的减小。现在参考图1，示出了根据本专利技术实施例的具有自动受控滞后电压的时钟生成器电路100，其能够在RF电路的不同操作相位期间满足用于振荡器模式的不同需要。电路100包括耦合于晶体单元102两端的放大器104，并且该放大器104也耦合在比较器106的第一和第二输入之间。比较器106的输出耦合到对由比较器106输出的时钟信号的周期进行计数的计数器模块110。计数器模块110的第一输出耦合到比较器106的控制输入以使能/禁止比较器106中的滞后的使用。输出元件108的控制输入也耦合到计数器模块110的第二输出。比较器的信号输出耦合到输出元件108的信号输入。形成电路100的输出112的输出元件108的输出呈现用于在其他电路中使用的时钟信号。在操作中，当振荡器启动时，在比较器106中使计数器模块110的第一输出滞后。启动信号应用到以其固有频率开始共振的晶体单元102。在这点处，包括晶体固有频率和其他寄生频率的谐波的频率范围将存在于跨晶体单元102的振荡信号中。然而，振荡信号的初始幅度太小以至于不能克服比较器106的滞后电压。通过放大器104放大振荡信号并将其重新应用到晶体单元102，其表现为滤除不同于晶体单元102的固有频率的频率，而加强在固有频率处的振荡。从而，初始的弱振荡信号通过比较器106的滞后来阻止。最后，固有频率处的振荡将占主导并且振荡信号的幅度将增加。随着由晶体单元102和放大器104生成的振荡信号的幅度增加，其最后将超出比较器106的滞后电压，并且初始时钟信号将在比较器106的输出处变为可用。该初始时钟信号由比较器利用滞后所生成，并且在此周期期间，某些寄生频率保留在用于生成时钟信号的振荡信号中。从而，可以预料到该初始时钟信号包括噪声和抖动，并不应由其他电路所使用。从而，通过输出元件108阻止初始时钟信号的分配。在输入处接收初始时钟信号到计数器110，该计数器110对在比较器106的输出处提供的初始时钟信号的时钟周期进行计数。一旦已经计数了时钟周期的预定数量，例如，在图1中所示的实施例中1024个时钟周期，可假设现在由比较器106生成稳定时钟信号并且计数器110的输出的第一极性反转以禁止比较器106中的滞后。当在比较器106中禁止滞后，潜在地存在不希望对输出时钟信号生成的影响(例如，假信号、时钟占空比的改变等)。为了避免利用时钟信号将这种假信号传输到电路，由输出元件108延缓(holdoff)在电路输出112上存在的输出时钟，直到由计数器模块110已经计数了时钟周本文档来自技高网...

【技术保护点】
一种比较器，用于比较两个输入信号并基于所述输入信号的比较来生成输出信号，所述比较器包括：第一输入晶体管，布置为耦合到所述输入信号中的一个；第二输入晶体管，布置为耦合到所述输入信号中的另一个；第一和第二滞后晶体管，分别耦合到所述第一输入晶体管与所述比较器的输出级之间和所述第二输入晶体管与所述比较器的所述输出级之间，并被配置为对所述输入信号的比较应用滞后；以及第一和第二滞后控制晶体管，耦合到所述第一和第二输入晶体管与所述第一和第二滞后晶体管之间，并可操作地在滞后使能信号的控制下隔离所述滞后晶体管与所述输入晶体管。

【技术特征摘要】
1.一种比较器，用于比较两个输入信号并基于所述输入信号的比较来生成输出信号，所述比较器包括：第一输入晶体管，布置为耦合到所述输入信号中的一个；第二输入晶体管，布置为耦合到所述输入信号中的另一个；第一和第二滞后晶体管，分别耦合到所述第一输入晶体管与所述比较器的输出级之间和所述第二输入晶体管与所述比较器的所述输出级之间，并被配置为对所述输入信号的比较应用滞后；以及第一和第二滞后控制晶体管，耦合到所述第一和第二输入晶体管与所述第一和第二滞后晶体管之间，并可操作地在滞后使能信号的控制下隔离所述滞后晶体管与所述输入晶体管；其中所述比较器进一步包括：第一和第二控制晶体管，用于基于所述滞后使能信号分别并行地耦合所述第一和第二滞后晶体管与第一输出级晶体管和第二输出级晶体管。2.一种用于生成时钟信号的电路，包括：比较器，用于比较两个输入信号并基于所述输入信号的比较来生成输出信号，所述比较器基于滞后使能信号可以第一模式或第二模式操作，其中在所述第一模式中，比较器可操作地对输入信号的比较应用滞后，并且在第二模式中来比较没有滞后的所述输入信号；计数器，耦合到所述比较器的输出并布置为对所述比较器的输出信号的周期进行计数并生成所述滞后使能信号，其中所述计数器基于由所述计数器计数的周期的预定数量来生成所述滞后使能信号。3.如权利要求2所述电路，其中所述比较器包括：第一输入晶体管，布置为耦合到所述输入信号的一个；第二输入晶体管，布置为耦合到所述输入信号的另一个；第一和第二滞后晶体管，分别耦合到所述第一输入晶体管与所述比较器的输出级之间和所述第二输入晶体管与所述比较器的所述...

【专利技术属性】
技术研发人员：张文忠，C·S·达奥，J·里发立，赵毅，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US