免打线封装的LED芯片及封装工艺制造技术

本发明专利技术公开了一种免打线封装的LED芯片，免打线封装的LED芯片，由上至下依次包括透明导电层、发光层及衬底，还包括正电极、负电极及隔离区，所述正电极沿衬底向上延伸至透明导电层，所述隔离区设置在正电极与负电极之间并向上延伸至透明导电层。还公开一种封装工艺，包括如下步骤：在衬底上设置负电极；在衬底上设置正电极，并使正电极连接透明导电层；开设使负电极与正电极隔离开的隔离走道。本发明专利技术克服了因带线造成的良品率低的问题，提高了产品的良品率。

【技术实现步骤摘要】
免打线封装的LED芯片及封装工艺
本专利技术涉及照明设备领域，尤其涉及一种免打线封装的LED芯片及封装工艺。
技术介绍
LED芯片是LED等的核心部件，主要功能是将电能转化为光能，目前传统LED芯片具体的结构如图1所示，其由上至下依次包括透明导电层1、第一透光层2、发光层3、第二透光层4、反射层5及衬底6等，该结构中各层都采用导电材料制作，该种LED芯片用衬底连接负电极，在透明导电层上采用打线的方式连接正电极。 制作该种LED芯片时因所使用的衬底6为可导电之半导体结构，上述虽然制成垂直式芯片是最为直接合理的作法，但也因此限制住LED芯片后继的封运装费，无法避免因打线造成的良率损失与成本上升，也无法克服因电极遮蔽造成的出光量下降等问题。
技术实现思路
本专利技术主要解决的技术问题是提供一种良品率高、可有效增强出光效率的免打线封装的LED芯片，还提供一种封装工艺。 为解决上述技术问题，本专利技术采用的一个技术方案是:提供一种免打线封装的LED芯片，由上至下依次包括透明导电层、发光层及衬底，还包括正电极、负电极及隔离区，所述正电极沿衬底向上延伸至透明导电层，所述隔离区设置在正电极与负电极之间，所述隔离区向上延伸至透明导电层。 为解决上述技术问题，本专利技术采用的另一个技术方案是:提供一种封装工艺，包括如下步骤: 在衬底上设置负电极； 在衬底上设置正电极，并使正电极连接透明导电层； 开设使负电极与正电极隔离开的隔离走道。 本专利技术的有益效果是:区别于现有技术，本专利技术在LED芯片底部设置正电极、负电极及隔离区，该正电极向上连接透明导电层，负电极设置在衬底上并与衬底电连接，隔离区向上延伸穿过第一透光层，使正电极及负电极在LED的底部和中部形成隔离，加电后该LED芯片的中的正电极、各层状结构及负电极形成回路，保证了 LED芯片稳定发光。本专利技术不用进行打线处理，将正负极引导至LED芯片的底部，克服了因带线造成的良品率低的问题，提高了产品的良品率。其次，由于电极设置在底部，克服了电极造成的遮光现象，使出光量及出光效率进一步提升。 【附图说明】 图1是现有技术中的LED芯片剖视图； 图2是本专利技术一优选实施例的整体结构剖视图； 图3是本专利技术开设隔离走道及电极孔后的结构剖视图； 图4是图3的仰视图； 图5是本专利技术安装有连接电极的结构剖视图； 图6是本专利技术安装本专利技术连接电极前的结构剖视图； 图7是图6的俯视图。 标号说明: 1、透明导电层；2、第一透光层；3、发光层；4、第二透光层；5、反射层；6、衬底；7、电极孔；8、隔离走道；9、连接电极；10、连接通道；11、正电极；12、负电极；13、绝缘体。 【具体实施方式】 为详细说明本专利技术的
技术实现思路
、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。 本专利技术与现有技术相比技术中，正电极沿衬底向上延伸至透明导电层，所述隔离区设置在正电极与负电极之间，所述隔离区设置在正电极与负电极之间并向上延伸至透明导电层。本专利技术将正负极引导至LED芯片的底部，克服了因带线造成的良品率低的问题，提闻了广品的良品率。 如图2所示免打线封装的LED芯片，由上至下依次包括透明导电层1、第一透光层 2、发光层3、第二透光层4及衬底6，还包括正电极11、负电极12及隔离区，该正电极11沿衬底6向上延伸至透明导电层1，隔离区设置在正电极11与负电极12之间，且隔离区向上延伸至透明导电层I。当然，为了进一步增加LED芯片的出光量，减少衬底6对光的吸收，在第二透光层4与衬底6之间还设置一层反射层5。当然，本实施例中设置第一透光层及第二透光层可明显改善射出的光线，在其他一些实施例中，该第一、第二透光层还可为其他的结构如PN节等。 一同参阅图3及图4，本专利技术在衬底6上设置正电极11、负电极12及隔离区，该正电极11向上连接透明导电层1，负电极12设置在衬底6上并与衬底6电连接，隔离区向上延伸穿过第一透光层2，使正电极11及负电极12在LED的底部和中部形成隔离，此举主要为防止正电极11及负电极12直接连接造成的短路，又由于正电极11连通透明导电层1，加电后该LED结构的中的正电极、透明导电层1、第一透光层2、发光层3、第二透光层4、反射层5、衬底6及负电极12形成回路。本专利技术不用进行打线处理，将正负极引导至LED芯片的底部，克服了因带线造成的良品率低的问题，提高了产品的良品率。其次，由于电极设置在底部，克服了电极造成的遮光现象，使出光量及出光效率进一步提升。 该正电极11包括沿衬底6向上开设的电极孔7及填充在电极孔7内的导电体，电极孔7延伸至透明导电层1，本实施例中，该电极孔7为圆形并间隔设置的多个孔，在孔内填充导电体即形成正电极11。 该隔离区包括沿衬底6向上开设的隔离走道8，该隔离走道8为弧形，弧形的隔离走道8围绕正电极11设置，隔离走道8的作用为完全隔离正电极11与负电极12，当然在其他一些实施例中，该隔离走道8的样式及大小样式并不限于此，只要能将正负电极12的区域分隔开，并且达到最佳的发光效率即可。 为进一步达到更好的隔离效果，隔离走道8内及正电极11与负电极12之间还填充有绝缘体13，该隔离通道内的绝缘体13第一是将该LED结构的中部及下部隔离开来，保证有效绝缘，第二是填充该种绝缘体13可有效增强该LED芯片的整体机械强度。 一同参阅如5、图6及图7，由于在制作大功率LED芯片时，因为芯片面积较大，电流散步范围可能无法覆盖整颗芯片，造成部分区域的发光效率降低，为改善此状况，该透明导电层I沿横向设置有连接电极9，该连接电极9与正电极11电连接并向负电极12所在区域方向延伸。 进一步地，该透明导电层I中或者透明导电层I上设置连接通道10，本实施例中，该连接通道10设置在透明导电层I上，连接通道10连通电极孔7并向负电极12所在区域方向延伸，该连接通道10内设置连接电极9。 另外，还提供上述结构的封装工艺，包括如下步骤: 在衬底6上设置负电极12 ； 在衬底6上设置正电极11，并使正电极11连接透明导电层I ; 开设使负电极12与正电极11隔离开的隔离区。 进一步，该隔离区的制作包括如下步骤:沿衬底6向上开设穿过第一透光层2的隔离走道8，在衬底6表面及隔离走道8内设置绝缘层，并预留负电极12位，本实施例中，该隔离走道8为刻蚀而成，主要是将正电极11与负电极12隔离开。 该正电极11的制作包括如下步骤:沿衬底6向上开设延伸至透明导电层I的电极孔7，并填充导电体，本实施例中，该该电极孔7为圆形间隔设置的多个孔，在孔内填充导电体即形成正电极11。 为进一步改善发光效率，在透明导电层I中或透明导电层I上沿开设连接通道10，在连接通道10内设置导电体。 综上，本专利技术不用进行打线处理，将正负极引导至LED芯片的底部，克服了因带线造成的良品率低的问题，提高了产品的良品率。其次，由于电极设置在底部，克服了电极造成的遮光现象，使出光量及出光效率进一步提升。在此基础上，隔离走道8内及正电极11与负电极12之间还填充有绝缘体13，该隔离通道内的绝缘体13第一是将该LED结构的中部及下部隔离开来，保证有效绝缘，第二是填充该种绝本文档来自技高网...

【技术保护点】
一种免打线封装的LED芯片，包括正电极、负电极、由上至下依次设置的透明导电层、发光层及衬底，其特征在于，还包括隔离区，所述正电极沿衬底向上延伸至透明导电层，所述隔离区设置在正电极与负电极之间并向上延伸至透明导电层。

【技术特征摘要】
1.一种免打线封装的LED芯片，包括正电极、负电极、由上至下依次设置的透明导电层、发光层及衬底，其特征在于，还包括隔离区，所述正电极沿衬底向上延伸至透明导电层，所述隔离区设置在正电极与负电极之间并向上延伸至透明导电层。2.根据权利要求1所述的免打线封装的LED芯片，其特征在于:所述正电极包括沿衬底向上开设的电极孔及填充在电极孔内的导电体，所述电极孔延伸至透明导电层。3.根据权利要求1所述的免打线封装的LED芯片，其特征在于:所述隔离区包括沿衬底向上开设的隔离走道，所述隔离走道为弧形，所述隔离走道围绕所述正电极设置并将正电极与负电极隔开。4.根据权利要求3所述的免打线封装的LED芯片，其特征在于:所述隔离走道内及正电极与负电极之间还填充有绝缘体。5.根据权利要求1-4任一项所述的免打线封装的LED芯片，其特征在于:所述透明导电层沿横向设置有连接电极，所述连接电极与所述正电极电连接并向负电极所...

【专利技术属性】
技术研发人员：庞晓东，陈浩明，王瑞庆，刘镇，
申请(专利权)人：深圳市兆明芯科技控股有限公司，
类型：发明
国别省市：广东;44