用于电路板的分离垫制造技术

本发明专利技术涉及用于电路板的分离垫。一种电子器件，例如电路板，具有用于连接至构件的接触部的触垫以及垫部互连。所述触垫具有物理分离的垫部。所述垫部互连电连接所述触垫的垫部，并独立于垫部上的任意安装连接。为单个触垫提供多个垫部，使得即使一个垫部发生例如脱落的损害，触垫也能工作。示例应用是EMC(电磁兼容)和/或ESD(静电放电)测试电路板。

【技术实现步骤摘要】
用于电路板的分离垫
本专利技术涉及一种电路板，并且更具体地说，涉及一种用于电路板的触垫。
技术介绍
在一些应用中，需要从电路板移除附接的构件(例如半导体芯片)，并用替代构件来替换它。这可能包括焊开并移除附接的构件并在电路板的相同接触部布置并焊接替代构件。这样的过程经常对于用于测试电子器件的电路板进行。在测试第一构件之后，可以将其从测试板移除，将第二构件附接到第一构件的位置，以便测试第二构件。这样的电路板的例子是EMC(电磁兼容性)测试电路。但是，电路板的接触部可能由于所附构件的连续替换而被损坏。例如，触垫会脱落。 存在插座类型，所述插座类型允许在不需要焊接的情况下替换半导体芯片或构件，但是在诸如EMC和ESD(静电放电)的应用中，由于测试插入困难以及关于来自插座的附加电容负载的测试结果的灵敏性，这些可反复利用的多次插入的插座可能难以使用。 【附图说明】 本专利技术的更多细节、方面和实施方式将仅以示例的方式来参照附图进行说明。在附图中，相同的附图标记用于表示相同或功能类似的元件。图中的元件出于简单和清晰的目的示出，而无需按比例绘制。 图1是根据本专利技术一种实施方式的用于安装构件的触垫的示例的俯视平面图； 图2是图1的触垫中的一个的放大的俯视平面图； 图3是图2中的触垫沿方向A的侧视图； 图4示意性地示出了连接至图2的触垫的构件的接触部的示例； 图5示意性地示出了连接至图2的触垫的构件的接触部的示例； 图6示意性地示出了触垫的连接方法的示例； 图7示意性地示出了触垫的连接方法的示例； 图8示意性地示出了触垫的连接方法的示例； 图9示意性地示出了根据一个示例的电路板的层状结构； 图10A、10B和1C示意性地示出了连接至触垫的构件的接触部的示例； 图10D、10E和1F示意性地示出了连接至触垫的构件的接触部的示例；以及 图11是示出使用包括本专利技术的触垫的电路板的方法的示例的流程图。 【具体实施方式】 本专利技术示出的实施方式大部分可以采用本领域技术人员已知的电子构件和电路来实施。因此，为了理解和认识本专利技术的基础概念且为了不模糊或分散本专利技术的教导，将不以任何大于如上所示的被视为必要的程度对细节进行解释。 电路板可包括触垫，用于将例如芯片(封装的半导体管芯)的构件电连接至电路板。触垫还可用于构件的机械附接。这种垫的一个示例是用于表面安装技术(SMT)中的垫，其可以通过焊料来电气地以及机械地与构件的接触部相结合。 在某些情况下，移除所附构件还导致触垫被移除，例如，由于触垫从电路板脱落。触垫的移除经常会导致电路板不可用。这样损坏的电路板修理起来未必实用或经济，因此在触垫移除后通常必须替换整个电路板。 图1示出了根据一种示例的用于安装诸如芯片等的构件的触垫100。图2更详细地示出了触垫100。每个触垫100配置为结合到要附接至电路板的构件或器件的相应的电接触部。例如，电接触部可以是芯片的引脚。 每个触垫100包括多个彼此物理分离的垫部IlOa-1lOcL在图2所示的示例中，触垫100具有4个垫部IlOa-1lOcL垫部IlOa-1lOd通过绝缘体、非导电开口或气隙120彼此物理分离。物理分离可以使得垫部IlOa-1lOd中的一个脱落不影响其余的垫部llOa-llOd。在某些示例中，每个垫部与任意相邻的触垫的垫部通过非导电开口来分离，所述开口的宽度大于或等于4密耳(101.6 μ m)并小于或等于30密耳(762 μ m)。 在图2所示的示例中，触垫100上具有四个垫部llOa-llOd。在这些示例中，垫部被布置成2行2列。垫部IlOa-1lOd优选为彼此电连接，从而电连接至垫部IlOa-1lOd的任意子集本质上电气等效于连接至所有垫部I1a-11d0 图3示出了沿方向A(图2所示)的横截面部分。在该示例中，垫部IlOa-1lOd通过非导电开口 120分离。可以看出，垫部110被布置于电路板130的表面上。 图4示出了连接至触垫100、用于将构件145的电接触部140 (例如芯片的引脚)。接触部140可通过焊料(未示出)连接至触垫100。在图4中可以看出，接触部140连接至所有垫部llOa-llOd。图5示出了另选的配置，在该配置中，接触部140仅连接至触垫100的垫部IlOa-1lOd中的两个。在一些示例中，接触部140可连接至单个垫部llOa-llOd。 由于垫部IlOa-1lOd被物理分离，如果垫部IlOa-1lOd中的一个损坏，例如由于反复替换和移除构件而导致脱落，将不会直接影响到其余垫部llOa-llOd，并且触垫100依然可工作。也就是说，由于垫部110被电连接，当垫部110中的一个或多个移除时，其余垫部110继续提供与构件145的电接触部140的电连接。如下文中将进一步详述的，垫部110之间的电连接可以通过垫部互连来提供。垫部互连可包括一条或多条迹线、通路以及导电构件(conductive shape)。在垫部包括通路的情况下,该通路可通过通路连接器彼此电连接。例如，该通路连接器可以是导电构件。 在一些示例中，触垫100形成于电路板130的第一层上。电路板130可具有多个层。在一些不例中，第一层是电路板130的底层。在一些不例中，第一层可以称为芯片安装层。 现在参照图6，垫部110可通过一条或多条迹线600彼此直接连接。在此“直接连接”意指垫部I1通过迹线电连接而无需附加元件(例如通路)来电连接垫部。迹线600可配置为避开垫部110a-d之间的分离区域120。这样可以减少当垫部110a-d被移除时迹线600被移除的可能性。 图7示出了垫部IlOa-1lOb通过迹线600、通路700和导电部件710相连接的配置。出于清楚的目的，在图?中示出了两个垫部110a-b，但是其它垫部110也通过通路700电连接至导电部件(例如导电部件710)。通路700具有导电性，并且可以是金属通路。导电部件也可以由金属形成。 垫部110a-b中的每一个可以通过相应的迹线600电连接至相应的通路700。通路700通过导电部件710彼此电连接。在该示例中，垫部110直接连接至相应的迹线600，迹线600直接连接至相应的通路700，通路700又分别直接连接至导电部件710。 在图7的配置中，垫部IlOa-1lOb被设置于第一层，且导电部件710被设置于第二层。电路板的衬底未在图7中不出。优选地，第二层是与第一层实质上不同的层。在第一层和第二层之间可以具有一个或多个衬底层。通路700穿过一个或多个衬底层。如现有技术中已知的，通路可以是通孔或盲孔。 导电部件710可以是电连接与特定的触垫100相关联的通路700中的每一个的任意部件。在一些示例中，导电部件710不接触与同一构件的其它触垫相关联的通路。并且在一些配置中，迹线600可避开垫部110a-d之间的区域。 通过利用通路700来电连接垫部110a-d，可以限制在垫部110a_d被移除时所发生的一定量的脱落。例如，在垫部110a-d通过迹线连接的情况下，其中一个垫部110a-d的脱落会导致连接至垫部110a-d的迹线脱落，由此又引起连接至该迹线的另一个垫部脱落。由于通路700不会脱落，可以防止一个本文档来自技高网...

【技术保护点】
一种电子器件，包括：用于连接至构件的接触部的触垫，其中所述触垫包括物理分离的多个垫部；以及垫部互连，其电连接所述多个垫部，并与所述垫部上的任何安装连接相独立。

【技术特征摘要】
1.一种电子器件,包括: 用于连接至构件的接触部的触垫，其中所述触垫包括物理分离的多个垫部；以及 垫部互连，其电连接所述多个垫部，并与所述垫部上的任何安装连接相独立。2.如权利要求1所述的器件，其中所述多个垫部包括NXM个垫部，所述垫部配置为N行M列。3.如权利要求2所述的器件，其中N≤2且M≤1，或者N≤I且M≤2。4.如权利要求1所述的器件，其中所述构件包括芯片，并且所述触垫是用于至所述芯片的引脚的表面安装连接的触垫。5.如权利要求4所述的器件，其中: 所述垫部中的至少一个的面积足以结合所述芯片的引脚，或者 所述垫部中的相邻的一对合起来具有足以结合所述芯片的引脚的面积，或者 所述垫部的组合面积足以结合所述芯片的引脚。6.如权利要求4所述的器件，其中多个互连的垫部中的第一垫部的面积足以结合所述芯片的引脚。7.如权利要求 1所述的器件，其中所述垫部中的每一个通过非导电开口与所述触垫中的任意相邻的垫部分离，其中所述开口具有大于或等于101.6 μ m且小于或等于762 μ m的览度。8.如权利要求1所述的器件，其中所述垫部中的每一个具有大于或等于254μ m的宽度。9.如权利要求1所述的器件，其中所述垫部互连包括多个通路和通路连接器，其中 所述触垫的每个垫部电连接至所述多个通路中相应的通路， 所述触垫位于所述电子器件的第一层，并且 所...

【专利技术属性】
技术研发人员：白晶，郭胤，章沙雁，张艳艳，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：美国;US