用于在低温下沉积SiN的Si前体制造技术

本发明专利技术的名称是用于在低温下沉积SiN的Si前体。提供用于通过原子层沉积（ALD）来沉积氮化硅膜的方法和前体。在一些实施方式中，硅前体包含碘配体。当沉积到如FinFET或其它类型的多栅极FET的三维结构上时，氮化硅膜在竖直与水平部分上均具有相对均匀的蚀刻速率。在一些实施方式中，本公开的各种氮化硅膜的蚀刻速率小于使用稀HF（0.5%）的热氧化物移除速率的一半。

【技术实现步骤摘要】
【专利摘要】本专利技术的名称是用于在低温下沉积SiN的Si前体。提供用于通过原子层沉积（ALD）来沉积氮化硅膜的方法和前体。在一些实施方式中，硅前体包含碘配体。当沉积到如FinFET或其它类型的多栅极FET的三维结构上时，氮化硅膜在竖直与水平部分上均具有相对均匀的蚀刻速率。在一些实施方式中，本公开的各种氮化硅膜的蚀刻速率小于使用稀HF（0.5%）的热氧化物移除速率的一半。【专利说明】用于在低温下沉积S i N的S i前体
本专利技术一般地涉及半导体器件制造的领域，并且更具体地说，涉及氮化硅膜的低温沉积和用于沉积氮化硅膜的前体。
技术介绍
隔片在半导体制造中广泛用作针对后续加工步骤进行保护的结构。举例来说，在栅电极旁边形成的氮化物隔片可以在掺杂或植入步骤期间用作保护下方源极/汲极区域的遮罩。 随着半导体器件的物理几何结构缩小，栅电极隔片变得越来越小。隔片宽度受到可以在致密栅电极线上方保形沉积的氮化物厚度的限制。因此，氮化物隔片蚀刻工艺优选地具有高的隔片宽度与所沉积氮化物层厚度的比值。 当沉积在三维结构如沟槽结构上时，当前PEALD氮化硅工艺一般遭受到各向异性蚀刻特性。换句话说，在沟槽或翅片或另一种三维特征的侧壁上沉积的膜显示与在所述特征顶部区上的膜相比较差的膜特性。膜质量对于沟槽顶部上或在结构化晶片的平坦区上的目标应用来说是足够的，但在侧壁或其它非水平或竖直表面上不够。 图1A和IB图解氮化硅膜的一个典型实例，其可以用于隔片应用。除描述于本申请中的那些工艺之外，使用PEALD工艺在400°C下沉积膜。图1A图解在沉积在三维表面上之后但在用HF蚀刻之前的膜。随后通过将工件在0.5%HF中浸溃约60秒来进行蚀刻过程。图1B图解氮化硅膜的竖直部分所蚀刻的程度比所述膜水平部分的程度大。膜厚度以纳米表示。诸如此类的结构一般无法经受进一步加工，如在FinFET隔片应用中。
技术实现思路
在一些方面中，提供形成氮化硅膜的原子层沉积(ALD)方法。该ALD方法可以是等离子体增强型ALD方法或热ALD方法。所述方法允许沉积具有期望质量如良好的阶梯覆盖率和图案负载效应以及期望蚀刻特性的氮化硅膜。根据一些实施方式，当沉积到3维结构上时，该氮化硅膜在竖直和水平部分中均具有相对均匀的蚀刻速率。此类三维结构可以包括例如但不限于FinFET或其它类型的多栅极FET。在一些实施方式中，本公开的各种氮化硅膜的蚀刻速率小于使用稀HF (0.5%)的每分钟约2-3nm的热氧化物移除速率的一半。 在一些实施方式中，在反应室中的基板上沉积氮化娃膜的方法包含:将气相娃反应物引入反应空间中，使得硅前体吸附在基板表面上，移除过量硅反应物，使所吸附的硅反应物与由来自氮前体的等离子体所产生的反应性物质接触和移除过量反应性物质与反应副产物。重复这些步骤以获得期望厚度的氮化硅膜。 在一些实施方式中，硅前体包含如本文所描述的式(I)- (8)的前体。在一些实施方式中，硅前体选自由以下组成的组:HSiI3、H2SiI2, H3SiKH2Si2I4, H4Si2I2和H5Si2I。在一些实施方式中，硅前体是H2SiI2。反应性物质可以包含例如氢气、氢原子、氢等离子体、氢自由基、N*、NH*或NH2*自由基。 在一些实施方式中,氮化娃膜沉积在三维结构上。在一些实施方式中,氮化娃膜展现至少约80%的阶梯覆盖率和图案负载效应。在一些实施方式中，结构包含侧壁和顶部区，并且在0.5%dHF中，氮化硅膜的侧壁湿式蚀刻速率(WER)相对于顶部区WER小于约3。在一些实施方式中，在0.5%HF水溶液中，氮化硅膜的蚀刻速率小于约0.4nm/min。 在一些实施方式中，沉积氮化硅膜的方法包含:将包含至少一个三维特征的基板加载到反应空间中，将硅前体引入反应空间中，使得硅前体吸附在基板表面上，吹扫反应空间的过量硅前体，将氮前体引入反应空间中，吹扫反应空间的过量氮前体和重复所述步骤以产生期望厚度的膜。在一些实施方式中，膜在三维特征上的阶梯覆盖率超过约50%。在一些实施方式中，在5%HF水溶液中,氮化娃膜的湿式蚀刻速率小于约5nm/min。在一些实施方式中，氮化硅膜在三维结构侧壁中的蚀刻速率与在顶部表面上的蚀刻速率的比值小于约4。在一些实施方式中，阶梯覆盖率是至少约80%或90%。 在一些实施方式中，在基板上沉积氮化娃膜的方法包含:将基板暴露于气相娃前体中，使得硅前体吸附在基板表面上，将基板暴露于吹扫用气体和/或真空中，以从基板表面移除过量前体和反应副产物，使所吸附的硅前体与由氮等离子体所产生的物质接触，将基板暴露于吹扫用气体和/或真空中，以从基板表面并从基板表面附近移除含氮等离子体物质和反应副产物和重复所述步骤以产生期望厚度的膜。 在一些实施方式中，在基板上沉积氮化娃膜的方法包含:将基板暴露于气相娃反应物中，使得硅反应物吸附在基板表面上，将基板暴露于吹扫用气体和/或真空中，以从基板表面移除过量前体和反应副产物，使所吸附的硅反应物与氮前体接触，将基板暴露于吹扫用气体和/或真空中以从基板表面并从基板表面附近移除过量氮前体和反应副产物和重复所述步骤以产生期望厚度的膜。 在一些实施方式中，硅前体包含碘或溴。在一些实施方式中，膜的阶梯覆盖率超过约50%。在一些实施方式中，在0.5%HF水溶液中，氮化硅的蚀刻速率小于约5nm/min。在一些实施方式中，氮化硅在三维结构侧壁上的蚀刻速率与在三维结构顶部表面上的蚀刻速率的比值小于约4。 【专利附图】【附图说明】 由【具体实施方式】和附图将更好地理解本专利技术，所述附图意在说明而非限制本专利技术，并且其中: 图1A和IB图解氮化硅膜上刻蚀过程的结果。 图2是一般地图解根据本公开的一些实施方式通过ALD工艺来形成氮化硅膜的方法的流程图。 图3是图解根据本公开的一些实施方式通过PEALD工艺来形成氮化硅薄膜的方法的流程图。 图4是图解根据本公开的一些实施方式通过热ALD工艺来形成氮化硅薄膜的方法的流程图。 图5A-5C图解根据本公开的一些实施方式所沉积的各种氮化娃膜的场发射扫描电子显微法(FESEM)图像。 图6A-6C图解图5A-5B的氮化硅膜在暴露于2分钟dHF浸溃之后的FESEM图像。 【具体实施方式】 如对熟练技工而言显而易见，氮化硅膜具有多种多样的应用，如用于平面逻辑、DRAM和NAND闪存器件。更具体地说，显示均匀蚀刻特性的保形氮化硅薄膜不仅在半导体工业中而且在半导体工业之外具有多种多样的应用。根据本公开的一些实施方式，提供各种氮化硅膜和用于通过原子层沉积(ALD)来沉积那些膜的前体和方法。重要的是，在一些实施方式中，当沉积到3维结构上时，氮化硅膜在竖直和水平部分中均具有相对均匀的蚀刻速率。这些三维结构可以包括例如但不限于FinFET或其它类型的多栅极FET。在一些实施方式中，本公开的各种氮化娃膜的蚀刻速率小于使用稀HF (0.5%)的每分钟约2-3nm的热氧化物移除速率的一半。 可以通过等离子体增强型原子层沉积(PEALD)型工艺或通过热ALD工艺来沉积包含氮化硅的薄膜层。在一些实施方式中，通过PEALD在基板上沉积氮化硅薄膜。在一些实施方式中，通过热ALD工艺在基板上沉积氮本文档来自技高网...

【技术保护点】
一种在反应空间中的基板上沉积氮化硅的方法，包括：（a）将气相硅反应物引入所述反应空间中，使得硅前体吸附到所述基板的表面上；（b）移除过量硅反应物和反应副产物；（c）使所吸附的硅前体与由来自氮前体的等离子体所产生的反应性物质接触；（d）移除过量反应性物质和反应副产物；其中重复步骤（a）到（d），直到形成期望厚度的氮化硅膜；并且其中所述硅反应物包含碘或溴。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：A·J·尼斯卡宁，S·陈，V·波雷，
申请(专利权)人：ASMIP控股有限公司，
类型：发明
国别省市：荷兰;NL