本发明专利技术涉及用于改善串行接口的芯片间、单导线通信的方法、装置和系统。按照本发明专利技术的系统和方法包括主设备、总线接口链路和从设备。主设备包括电源和用于检测电源的阻抗的检测单元。反相器在时钟信号的第一阶段提供到电源的第一路径，并且。此外，反相器在时钟信号的第二阶段提供到第一接地线的第二路径。总线接口链路将主设备耦合到从设备。另外，双向通信线路耦合到总线接口链路。选通组件通过第一路径向电源提供第二接地线。此外，接收机根据从主设备传送的多个时钟数据信号来确定比特值。
【技术实现步骤摘要】
用于改善串行接口的芯片间、单导线通信的方法、装置和系统
本公开涉及计算系统，并且具体地(但不排他地)涉及芯片间通信。 【附图说明】 图1图示出包括多核处理器的计算系统的框图的实施例。 图2图示出低功率计算平台的实施例。 图3图示出稱合到按照本公开的接收机的按照本公开的总线主控(bus master)的实施例。 图4图示出按照本公开的接收机的实施例。 图5图示出显示电容器的电压在按照本公开的接收机内如何根据时钟脉冲列的各个时钟脉冲而变化的曲线图。 图6图示出耦合到具有按照本公开的电路的多个数字麦克风的总线主控。 图7图示出耦合到按照本公开的接收机的数字麦克风的实施例。 图8图示出按照本公开的方法的实施例。 【具体实施方式】 在下面的描述中，阐述了许多的特定细节，诸如特定的类型的处理器和系统配置、特定的硬件结构、特定的架构和微型架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量/高度、特定处理器流水线阶段和操作等等的示例，以便提供对本公开的彻底的了解。然而，对于本领域技术人员明显的是，不必采用这些特定细节来实践本公开。在其他的实例中，没有详细描述诸如特定和替换处理器架构、用于描述的算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定生产技术和材料、特定编译器实施方式、代码中的算法的特定表达、特定掉电和选通技术/逻辑之类的众所周知的组件或方法和计算机系统的其他特定操作细节，以免不必要地使本公开晦涩难懂。 尽管可以参考诸如计算平台或微处理器中的特定集成电路中的能量节约和能量效率来描述以下实施例，但其他的实施例可适用于其他类型的集成电路和逻辑设备。类似的技术和在此描述的实施例的教导可以应用于也可以受益于良好能量效率和能量节约的其他类型的电路或半导体设备。例如，所公开的实施例不局限于台式计算机系统或Ultrabooks?。并且也可以被用于诸如手持设备、平板机、其他轻薄笔记本、片上系统(SOC)设备之类的其他设备以及嵌入式应用中。手持设备的一些示例包括蜂窝电话、网际协议设备、数字式照相机、个人数字助理(PDA)和手持PC。嵌入式应用典型地包括微控制器、数字信号处理器(DSP)、片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机，或可以执行以下讲授的功能和操作的任何其他系统。此外，在此描述的装置、方法和系统不局限于物理计算设备，而是也可以涉及用于能量节约和效率的软件优化。如将根据以下的描述明显的是，在此描述的方法、装置和系统的实施例(不管是设计硬件、固件、软件还是其组合)是与性能考虑进行平衡的“绿色技术”未来所不可缺少的。 由于计算系统在发展，其中的组件变得更复杂。结果，在组件之间进行耦合和通信的互连架构的复杂度也在增加，以保证满足用于最优组件操作的带宽要求。此外，不同的市场区隔要求互连架构的不同方面适合市场的需要。例如，服务器要求较高的性能，而移动生态系统有时能够为了节电而牺牲总体性能。然而，大多数构造(fabric)的单一目的是提供具有最大节电的最高可能性能。以下，对许多互连进行讨论，其将潜在地受益于在此描述的本公开的各方面。 关于图1，描绘了包括多核处理器的计算系统的框图的实施例。处理器100包括任何处理器或处理设备，诸如微处理器、嵌入式处理器、数字信号处理器(DSP)、网络处理器、手持处理器、应用处理器、协处理器、片上系统(SOC)或运行代码的其他设备。在一个实施例中，处理器100包括至少两个核——核101和102，其可能包括不对称的核或对称的核(所图示的实施例)。然而，处理器100可以包括可以是对称的或不对称的任何数量的处理元件。 在一个实施例中，处理元件指的是支持软件线程的硬件或逻辑。硬件处理元件的示例包括:线程单元、线程槽、线程、处理单元、上下文、上下文单元、逻辑处理器、硬件线程、核，和/或能够保持诸如执行状态或架构状态之类的处理器的状态的任何其他元件。换句话说，在一个实施例中，处理元件指的是能够与诸如软件线程、操作系统、应用之类的代码或其他代码独立地相关联的任何硬件。物理处理器(或处理器插槽)典型地指的是集成电路，其潜在地包括任何数量的其他处理元件，诸如核或硬件线程。 核往往指的是位于集成电路上的能够维持独立的架构状态的逻辑，其中每个独立地维持的架构状态与至少一些专用的执行资源相关联。与核形成对比，硬件线程典型地指的是位于集成电路上的能够维持独立的架构状态的任何逻辑，其中该独立地维持的架构状态共享对执行资源的访问。能够看出，当某些资源被共享并且其它资源专用于一种架构状态时，硬件线程和核的命名法之间的线发生重叠。然而，经常是，由操作系统将核和硬件线程视为独立的逻辑处理器，其中操作系统能够单独地调度每个逻辑处理器上的操作。 如图1所图示的，物理处理器100包括两个核——核101和102。这里，核101和102被考虑为对称的核，S卩，具有相同的配置、功能单元和/或逻辑的核。在另一个实施例中，核101包括乱序(out-of-order)处理器核，而核102包括有序(in-order)处理器核。然而，可以从诸如本机核(native core)、软件管理的核、适合于执行本机指令集架构(ISA)的核、适合于执行转换的指令集架构(ISA)的核、协同设计的核之类的任何类型的核或其他已知核中单独地选择核101和102。在异构核环境(即不对称的核)中，可以利用像二进制转换的某种形式的转换来调度或执行一个或两个核上的代码。又进行进一步的讨论，以下更加详尽地描述核101中图示的功能单元，这是因为在所描绘的实施例中核102中的单元以类似方式操作。 如所描绘的，核101包括两个硬件线程1la和101b，其也可以被称为硬件线程槽1la和101b。因此，诸如操作系统之类的软件实体在一个实施例中潜在地把处理器100视为四个分离处理器，即能够并发地执行四个软件线程的四个逻辑处理器或处理元件。至于提及以上时，第一线程与架构状态寄存器1la相关联，第二线程与架构状态寄存器1lb相关联，第三线程可以与架构状态寄存器102a相关联，并且第四线程可以与架构状态寄存器102b相关联。这里，每一个架构状态寄存器(101a、101b、102a和102b)可以被称为处理元件、线程槽，或线程单元，如上所述。如所图示的，在架构状态寄存器1lb中复制架构状态寄存器101a，所以能够为了逻辑处理器1la和逻辑处理器1lb而存储单独的架构状态/上下文。在核101中，也可以对于线程1la和1lb而复制诸如分配器和更名器块130中的指令指针和更名逻辑之类的其他的较小资源。可以通过分割来共享诸如重排序/回收(retirement)单元135中的重排序缓冲器、ILTB 120、加载/存储缓冲器以及队列之类的一些资源。潜在地对诸如通用内部寄存器、页表基址寄存器(一个或多个)、低级别数据高速缓存和数据TLB 115、执行单元(一个或多个)140和乱序单元135的各部分之类的其他资源进行充分地共享。 处理器100往往包括其他的资源，其可以由处理元件充分地共享、通过分割由处理元件共享，或专用于处理元件。在图1中，图示出具有处理器的说明性逻辑单元/资源的本文档来自技高网...
【技术保护点】
一种用于芯片间通信的系统，包括：主设备，包括：电源；检测单元，用于检测电源的阻抗；反相器，用于在时钟信号的第一阶段提供到电源的第一路径，并且在时钟信号的第二阶段提供到第一接地线的第二路径；总线接口链路，用于将主设备耦合到从设备，该从设备包括：双向通信线路，用于通过总线接口链路从主设备接收多个窄的和宽的时钟脉冲；选通组件，用于通过双向通信线路提供从所述到电源的第一路径至第二接地线的导电路径；以及接收机，用于分配与从主设备传送的多个窄的和宽的时钟脉冲相关联的比特值。
【技术特征摘要】
2013.03.15 US 13/840,8851.一种用于芯片间通信的系统，包括: 主设备，包括: 电源； 检测单元，用于检测电源的阻抗； 反相器，用于在时钟信号的第一阶段提供到电源的第一路径，并且在时钟信号的第二阶段提供到第一接地线的第二路径； 总线接口链路，用于将主设备耦合到从设备，该从设备包括: 双向通信线路，用于通过总线接口链路从主设备接收多个窄的和宽的时钟脉冲； 选通组件，用于通过双向通信线路提供从所述到电源的第一路径至第二接地线的导电路径；以及 接收机，用于分配与从主设备传送的多个窄的和宽的时钟脉冲相关联的比特值。2.根据权利要求1所述的用于芯片间通信的系统，其中，主设备包括总线主控。3.根据权利要求1所述的用于芯片间通信的系统，其中，从设备包括数字麦克风。4.根据权利要求 1所述的用于芯片间通信的系统，其中，反相器包括CMOS反相器。5.根据权利要求1所述的用于芯片间通信的系统，其中，主设备进一步包括总线时钟。6.根据权利要求1所述的用于芯片间通信的系统，其中，选通组件包括晶体管。7.根据权利要求1所述的用于芯片间通信的系统，其中，检测单元可以检测电源的阻抗的改变。8.根据权利要求1所述的用于芯片间通信的系统，其中，双向通信线路可以并发地传播多个窄的和宽的时钟脉冲以及来自电源的电流。9.根据权利要求1所述的用于芯片间通信的系统，其中，所分配的比特值的一部分是用于从设备的命令。10.一种从设备,包括: 整流器，耦合到耦合到接地线和电源轨，该整流器在负时钟电压耦合到整流器时使得接地线能够放电并且在正时钟电压耦合到整流器时使得电源轨能够充电；和 一组双向通信线路，用于响应于时钟数据信号来传送数据。11.根据权利要求10所述的从设备，进一步包括接地线和电源轨。12.根据权利要求10所述的从设备，其中通过汲取改变电源的阻抗，该组双向通信线路中的至少一个向上传输数据。13.根据权利要求10所述的从设备，其中通过拒绝改变电源的阻抗，该组双向通信线路中的至少一个向上传输数据。14.根据权利要求10所述的从设备，进一步包括接收机，用于为每个接收的时钟数据信号分配比特值。15.根据权利要求10所述的从设备，其中整流器耦合到总线接口链路。16.根据权利要求10所述的从设备，其中该组双向通信线路耦合到选通元件，该选通元件可以提供从电源到该从设备内的接地线的路径。17.—种主设备,包括: 第一检测单元，用于检测第一电源的第一阻抗； 第一反相器，用于在时钟信号的第一阶段提供到第一电源的第一路径，并且在时钟信号的第二阶段提供到第一接地线的第二路径； 第二检测单元，用于检测第二电源的第二阻抗； 第二反相器，用于在时钟信号的第二阶段提供到第二电源的第三路径，并且在时钟信号的第一阶段提供到第二...
【专利技术属性】
技术研发人员：O巴格，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。