一种适用于2.5D多核系统的融合存储器的片外加速器技术方案

本发明专利技术属于多核处理器设计技术领域，具体为一种适用于2.5D多核系统的融合存储器的片外加速器。该片外加速器包括：逻辑控制电路（包括指令译码器、状态寄存器）、存储器（以阵列方式组织）、加速器、可配置互连网络。逻辑控制电路从处理器端接收配置包，经过解析，对相应的链路进行配置，决定存储器的输出数据是否经过加速逻辑返回处理器。本发明专利技术结构适用于面向特定应用的2.5D多核处理系统，可以降低由于片间访存延时较大而引起的性能损失，存储器输出数据可以选择经过不同的加速单元进行计算和输出，具有一定的灵活性。

【技术实现步骤摘要】
一种适用于2.5D多核系统的融合存储器的片外加速器
本专利技术属于多核处理器
，具体涉及面向特定应用的融合存储器的片外加速器结构。
技术介绍
近年来，为了解决单芯片设计越来越复杂的问题，人们逐渐把目光转移到2.5D和3D电路的设计实现上，常见的一种形式就是把处理器、存储器和加速器分别在不同的芯片上实现。但是对于多媒体这种具有存储密集和重复计算性质的应用来说，从存储器到处理器和加速器的数据通信需要经过芯片的I/O口、芯片间的互连通道才能到达目的芯片，然后沿着相同的路径返回至存储器，有时甚至会出现跨越多个芯片的数据通信。这种情况下，在实现过程中，会出现两个主要的影响性能瓶颈。第一，通过层次化的存储器进行通信，会有一个比较明显的延时，主要是由于处理器和存储器间日益扩大的“存储墙”造成的。第二，连接处理器和存储器的总线带宽受到芯片和板级互连的限制。这两个因素极大的影响了芯片间的通信效率，尤其是对于多媒体、通信这种数据密集型的应用，影响尤其明显。
技术实现思路
本专利技术的目的在于，针对2.5D多核系统中存在的芯片间通信延时大、通信效率低的问题，提出一种适用于2.5D多核系统的融合存储器的片本文档来自技高网...

【技术保护点】
一种适用于2.5D多核系统的融合存储器的片外加速器，其特征在于具体包括：逻辑控制电路、存储器、加速器、可配置互连网络；逻辑控制电路包括指令译码器、状态寄存器；所述逻辑控制电路是整个片外芯片的控制中心，当多核系统的处理器发送一条控制指令时，该指令首先进入逻辑控制电路，经过逻辑控制电路中指令译码器的译码，得到配置字，该配置字被写进状态寄存器中得以保持，直至下一个指令字到达、解码和重新写入；状态寄存器中的配置字被传到互连网络中，控制互连网络中各个多路选择器的状态；所述存储器以阵列方式组织，由不同的bank组成，整个存储器放在片外；当路径配置成功后，处理器端发送有效的访存数据，进入存储器；对于多核处理...

【技术特征摘要】
1.一种适用于2.5D多核系统的融合存储器的片外加速器，其特征在于具体包括：逻辑控制电路、存储器、加速器、可配置互连网络；逻辑控制电路包括指令译码器、状态寄存器；所述逻辑控制电路是整个片外芯片的控制中心，当多核系统的处理器发送一条控制指令时，该指令首先进入逻辑控制电路，经过逻辑控制电路中指令译码器的译码，得到配置字，该配置字被写进状态寄存器中得以保持，直至下一个指令字到达、解码和重新写入；状态寄存器中的配置字被传到互连网络中，控制互连网络中各个多路选择器的状态；所述存储器以阵列方式组织，由不同的bank组成，整个存储器放在片外；当路径配置成功后，处理器端发送有效的访存数据，进入存储器；对于多核处理器来说，存储器是共享的，每个处理器都可以访问存储器，同时，和存储器互连的加速器...

【专利技术属性】
技术研发人员：虞志益，朱世凯，林杰，周炜，周力君，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31