一种基于分组交换系统的全局同步方法及系统技术方案

本发明专利技术公开了一种基于分组交换系统的全局同步方法，包括：选定基准芯片；各芯片以所述基准芯片为基准对自身的计数器进行校准，其中，每个芯片都往所有的高速链路(serdes)发出0时刻脉冲或0时刻脉冲信元，每个芯片也都根据每个链路接收到的0时刻脉冲或0时刻脉冲信元反馈回校准信元。本发明专利技术还相应地公开了一种基于分组交换系统的全局同步系统。通过本发明专利技术，能够减少丢包率，提高校准精度。

【技术实现步骤摘要】
【国外来华专利技术】一种基于分组交换系统的全局同步方法及系统
本专利技术涉及分组交换领域，尤其涉及一种基于分组交换系统的全局同步方法及系统。
技术介绍
分组交换设备由线卡上的交换接入芯片SA和交换芯片SF组成，大容量的分组交换系统中，交换芯片由两级组成，最上一层为SF2，下层为SF1，如果是中小容量的交换系统，则只需由SA和SF2组成即可，一种全局同步网络的结构如图1所示。在分布式的分组交换设备中，各个线卡间需要保持时戳计数的同步，以保证各个线卡同时发出的数据包具有相同的时戳，以便在下游目的线卡处能够重组起来。在目前的全局同步方法中，选择基准的方式基本为软件指定的方式，分组交换系统中的每个芯片都上报自己的状态和serdes链路状态到一个统一的网管，网管通过运算，得到应指定哪个芯片为基准，再以此为依据，计算出每个芯片需要选择哪条链路作为校准来源，再逐一将这些命令配置到系统中的每个芯片，如果系统中的任意一条链路或任意一个芯片故障，以上过程需要重新进行。以上的计算方法复杂，同时收集状态和下发命令的过程漫长，尤其在大型分组交换系统中可能有上千片芯片时。在系统中的某条链路或某个芯片故障时，重新选择基准的时间将会很长，可能导致在这期间发生系统丢包或由于时间不对齐产生拥塞。而本专利技术是基于纯硬件的运算，运算也是各个芯片自己单独运算，在很短的时间内即可完成基准的重新选择和同步，大大降低了在系统部分链路或芯片发生故障时发生丢包和拥塞的几率。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种基于分组交换系统的全局同步方法及系统，能够减少丢包率，提高校准精度。为达到上述目的，本专利技术的技术方案是这样实现的：一种基于分组交换系统的全局同步方法，包括：选定基准芯片；各芯片以所述基准芯片为基准对自身的计数器进行校准。所述选定基准芯片为：各个芯片选举出基准芯片，或者，由中央处理器CPU指定基准芯片。该方法还包括：每个芯片往所有的高速链路serdes发出0时刻脉冲或0时刻脉冲信元，每个芯片也根据每个serdes接收到的0时刻脉冲或0时刻脉冲信元反馈校准信元。所述各芯片以所述基准芯片为基准对自身的计数器进行校准为：芯片被层次低的芯片校准时使用接收到的0时刻脉冲或0时刻脉冲信元校准自身的计时器，芯片被层次高的芯片校准时使用接收到的校准信元内的差异值进行校准，同层次的芯片也使用差异值进行校准，SF2、交换芯片1SF1、接入芯片SA的层次依次降低。基准芯片为交换芯片SF2或SA，对于SF2，以所述基准芯片为基准对自身的计数器进行校准为：SF2的基准芯片初始值为最大无效值；SF2待所有有效链路都接收到校准信元后，对接收到的所有校准信元中的C_SF2_ID进行比较，所述C_SF2_ID代表本芯片的计时基准来自于哪个SF2；如果所有的C_SF2_ID都比自身的ID大，则表明自身就是基准时钟，不对自身进行校准；如果自身的ID并非最小，则选择接收到的C_SF2_ID最小的链路来对自身进行校准；如果自身的ID并非最小，并且多个链路都具有相同的最小C_SF2_ID，则在这些链路中选择SRC_ID最小的链路来对自身进行校准。该方法还包括：SF2发送校准信元到各个输出serdes，所述校准信元中的P_SF2_ID填为所述SF2的ID，并携带测量出的差异值Diff_t。基准芯片为SF2或SA，对于SF1，以所述基准芯片为基准对自身的计数器进行校准为：SF1的基准芯片初始值为最大无效值；SF1待所有有效链路接收到校准信元后，再进行比较；如果某一链路校准信元的P_SF2_ID或C_SF2_ID最小，则选择所述链路对自身进行校准，所述P_SF2_ID代表本芯片有物理链路直接连接的ID号最小的SF2，所述C_SF2_ID代表本芯片的计时基准来自于哪个SF2；如果多个链路都具有最小的P_SF2_ID或C_SF2_ID，但对端芯片类型不同，则在这些链路中选择对端为SF2的链路来对自身进行校准；如果多个链路都具有最小的P_SF2_ID或C_SF2_ID，且没有对端为SF2的链路，则根据对端芯片SRC_ID最小的链路来对自身进行校准。该方法还包括：SF1在确定自身的基准芯片后，将基准芯片填到C_SF2_ID域，发送到与自身连接的SF2，将自身物理连接的ID最小的SF2填到P_SF2_ID域，发送到与自身连接的SA；如果SF1与所有的SF2均断开连接，则将P_SF2_ID填为最大无效值。基准芯片为SF2或SA，对于SA，以所述基准芯片为基准对自身的计数器进行校准为：SA的基准芯片初始值为最大无效值；SA待所有有效链路都接收到校准信元后，再进行比较；如果对端芯片是SF1或SF2，则对接收到的校准信元中的P_SF2_ID进行比较，某一链路对应的P_SF2_ID最小，则使用该链路校准自身的计时器，校准后将该最小的P_SF2_ID作为自身的基准芯片记录下来；如果对端芯片是SF1或SF2，并且多个链路都具有最小的P_SF2_ID，则在这些链路中选择SRC_ID最小的链路来对自身进行校准，校准后将该最小的P_SF2_ID作为自身的基准芯片记录下来；如果对端芯片是SA，则对SRC_ID进行比较，使用最小的SRC_ID作为基准来进行校准，并在校准后将该最小的SRC_ID作为自身的基准芯片记录下来；如果接收到的最小SRC_ID比自身的ID大，则表示自身就是基准时钟，不对自身进行校准。该方法还包括：SA在确定自身的基准芯片后，将基准芯片填到C_SF2_ID域，并测量出差异值Diff_Time发送校准信元到各个输出serdes。一种基于分组交换系统的全局同步系统，包括一基准芯片和至少一个其他芯片，所述其他芯片以所述基准芯片为基准对自身的计数器进行校准。所述基准芯片由各个芯片选举或由CPU指定。所述芯片，还用于往所有的serdes发出0时刻脉冲或0时刻脉冲信元；以及根据每个serdes接收到的0时刻脉冲或0时刻脉冲信元反馈校准信元。所述芯片以所述基准芯片为基准对自身的计数器进行校准为：芯片被层次低的芯片校准时使用接收到的0时刻脉冲或0时刻脉冲信元校准自身的计时器，芯片被层次高的芯片校准时使用接收到的校准信元内的差异值进行校准，同层次的芯片也使用差异值进行校准，SF2、交换芯片1SF1、接入芯片SA的层次依次降低。基准芯片为SF2或SA，对于SF2，以所述基准芯片为基准对自身的计数器进行校准为：SF2的基准芯片初始值为最大无效值；SF2待所有有效链路都接收到校准信元后，对接收到的所有校准信元中的C_SF2_ID进行比较，所述C_SF2_ID代表本芯片的计时基准来自于哪个SF2；如果所有的C_SF2_ID都比自身的ID大，则表明自身就是基准时钟，不对自身进行校准；如果自身的ID并非最小，则选择接收到的C_SF2_ID最小的链路来对自身进行校准；如果自身的ID并非最小，并且多个链路都具有相同的最小C_SF2_ID，则在这些链路中选择SRC_ID最小的链路来对自身进行校准。所述SF2，还用于发送校准信元到各个输出serdes，所述校准信元中的P_SF2_ID填为所述SF2的ID，并携带测量出的差异值Diff_t。基准芯片为SF2或SA，对于SF1，以所述基准芯片为基准对自身的计数器进行校准为：SF1的基准芯片初始值为最大无本文档来自技高网...

【技术保护点】
PCT国内申请，权利要求书已公开。

【技术特征摘要】
【国外来华专利技术】1.一种基于分组交换系统的全局同步方法，其特征在于，该方法包括：选定基准芯片；各芯片以所述基准芯片为基准对自身的计数器进行校准；其中，每个芯片往所有的高速链路serdes发出0时刻脉冲或0时刻脉冲信元，每个芯片也根据每个serdes接收到的0时刻脉冲或0时刻脉冲信元反馈校准信元。2.根据权利要求1所述的方法，其特征在于，所述选定基准芯片为：各个芯片选举出基准芯片，或者，由中央处理器CPU指定基准芯片。3.根据权利要求1所述的方法，其特征在于，所述各芯片以所述基准芯片为基准对自身的计数器进行校准为：芯片被层次低的芯片校准时使用接收到的0时刻脉冲或0时刻脉冲信元校准自身的计时器，芯片被层次高的芯片校准时使用接收到的校准信元内的差异值进行校准，同层次的芯片也使用差异值进行校准，SF2、交换芯片1SF1、接入芯片SA的层次依次降低。4.根据权利要求1所述的方法，其特征在于，基准芯片为交换芯片SF2或SA，对于SF2，以所述基准芯片为基准对自身的计数器进行校准为：SF2的基准芯片初始值为最大无效值；SF2待所有有效链路都接收到校准信元后，对接收到的所有校准信元中的C_SF2_ID进行比较，所述C_SF2_ID代表本芯片的计时基准来自于哪个SF2；如果所有的C_SF2_ID都比自身的ID大，则表明自身就是基准时钟，不对自身进行校准；如果自身的ID并非最小，则选择接收到的C_SF2_ID最小的链路来对自身进行校准；如果自身的ID并非最小，并且多个链路都具有相同的最小C_SF2_ID，则在这些链路中选择SRC_ID最小的链路来对自身进行校准。5.根据权利要求4所述的方法，其特征在于，该方法还包括：SF2发送校准信元到各个输出serdes，所述校准信元中的P_SF2_ID填为所述SF2的ID，并携带测量出的差异值Diff_t。6.根据权利要求1所述的方法，其特征在于，基准芯片为SF2或SA，对于SF1，以所述基准芯片为基准对自身的计数器进行校准为：SF1的基准芯片初始值为最大无效值；SF1待所有有效链路接收到校准信元后，再进行比较；如果某一链路校准信元的P_SF2_ID或C_SF2_ID最小，则选择所述链路对自身进行校准，所述P_SF2_ID代表本芯片有物理链路直接连接的ID号最小的SF2，所述C_SF2_ID代表本芯片的计时基准来自于哪个SF2；如果多个链路都具有最小的P_SF2_ID或C_SF2_ID，但对端芯片类型不同，则在这些链路中选择对端为SF2的链路来对自身进行校准；如果多个链路都具有最小的P_SF2_ID或C_SF2_ID，且没有对端为SF2的链路，则根据对端芯片SRC_ID最小的链路来对自身进行校准。7.根据权利要求6所述的方法，其特征在于，该方法还包括：SF1在确定自身的基准芯片后，将基准芯片填到C_SF2_ID域，发送到与自身连接的SF2，将自身物理连接的ID最小的SF2填到P_SF2_ID域，发送到与自身连接的SA；如果SF1与所有的SF2均断开连接，则将P_SF2_ID填为最大无效值。8.根据权利要求1所述的方法，其特征在于，基准芯片为SF2或SA，对于SA，以所述基准芯片为基准对自身的计数器进行校准为：SA的基准芯片初始值为最大无效值；SA待所有有效链路都接收到校准信元后，再进行比较；如果对端芯片是SF1或SF2，则对接收到的校准信元中的P_SF2_ID进行比较，某一链路对应的P_SF2_ID最小，则使用该链路校准自身的计时器，校准后将该最小的P_SF2_ID作为自身的基准芯片记录下来；如果对端芯片是SF1或SF2，并且多个链路都具有最小的P_SF2_ID，则在这些链路中选择SRC_ID最小的链路来对自身进行校准，校准后将该最小的P_SF2_ID作为自身的基准芯片记录下来；如果对端芯片是SA，则对SRC_ID进行比较，使用最小的SRC_ID作为基准来进行校准，并在校准后将该最小的SRC_ID作为自身的基准芯片记录下来；如果接收到的最小SRC_ID比自身的ID大，则表示自身就是基准时钟，不对自身进行校准。9.根据权利要求8所述的方法，其特征在于，该方法还包括：SA在确定自身的基准芯片后，将基准芯片填到C_SF2_ID域，并测量出差异值Diff_Time发送校准信元到各个输出ser...

【专利技术属性】
技术研发人员：黄炜，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：广东;44