一种基于共享寄存器堆和全局同步模块的处理器簇结构制造技术

本发明专利技术属于高性能专用处理器体系结构设计技术领域，具体为一种基于共享寄存器堆和全局同步模块的处理器簇结构。本发明专利技术提出共享寄存器堆的概念及其实现方法，有效解决了操作数位宽较大的公钥密码学等应用领域中的处理器间数据的高效共享和快速通信问题；对于一些应用算法中的参数共享特性，本发明专利技术可以将需要共享的数据存储在共享寄存器堆中，从而实现较小的寄存器开销。同时，本发明专利技术还提出了一种全局同步模块电路结构，用于实现处理器间的高效同步以及配合共享寄存器堆实现顺序的通信。本发明专利技术的处理器簇结构可以实现快速的簇间通信、高效的簇间共享以及精确的簇间同步的功能。

【技术实现步骤摘要】

本专利技术属于高性能专用处理器体系结构设计领域，具体为一种基于共享寄存器堆和全局同步模块的处理器簇结构。
技术介绍
近年来，随着某些领域的发展，对高效能的面向该领域的计算提出了挑战。传统的通用处理器架构并没有面向特定领域进行优化，所以很难实现高效能的计算。比如，在公钥密码学领域，往往需要实现长位宽数据的模操作，而传统的处理器在该方面效率很低，很难满足一些应用的需求。所以，面向某种领域优化的处理器架构设计成为了解决相关问题的流行方法。 对于某些领域的算法和应用来说，如何实现多个处理器之间的快速通信成为了实现高性能的关键技术。然而对于传统的基于消息传递或者共享存储器的通信方式来说，其延时相对较大，无法实现高速低延时的核间实时通信。如何解决该问题成为了挑战。 对于某些领域的算法和应用来说，其具有一定的参数共享特性。如公钥密码学领域中用于进行模乘操作的参数等。如果将这些长位宽的参数直接复制到各个处理器单元来实现共享的话，无疑会带来较大的多份存储空间的开销。如何实现低开销的共享参数的存储是实现高效系统设计的关键。 对于传统的基于共享存储器的多核架构，一般都是通过软件来实现共享访问的同步问题。由于软件实现，同步需要较多的时钟周期，且很难实现周期精确的核间同步。如何实现高效的同步也是实现高性能计算的关键技术。
技术实现思路
为了克服上述挑战，本专利技术提出了基于共享寄存器堆和全局同步模块的处理器簇结构，可以实现快速的簇间通信、高效的簇间共享、精确的簇间同步的功能。   本专利技术提供的一种基于共享寄存器堆和全局同步模块的处理器簇结构，由若干个处理器单元、一个共享寄存器堆和一个全局同步模块构成；其中：各个处理器单元内设置私有寄存器堆；所述共享寄存器堆、私有寄存器堆上分别设置若干读端口和写端口，处理器单元和共享寄存器堆、私有寄存器堆之间通过读端口和写端口相连；所述全局同步模块主要由其内部的同步位寄存器和用于判断是否同步成功的组合逻辑电路构成，所述处理器单元通过全局同步模块上设置的同步输入端口和全局同步模块连接；其中： 处理器单元在译码级发出寄存器堆读信号和访问全局同步模块的同步信号；寄存器堆读信号的低部分比特通过复制的方式，同时送到共享寄存器堆和私有寄存器堆的读端口进行并行的读操作；寄存器堆读信号的高部分比特用于对共享寄存器堆的读操作输出和私有寄存器堆的读操作输出通过选择器进行选择；全局同步模块根据同步输入端口的同步信号及其同步状态寄存器来判断同步是否成功，并将同步结果发送给各个处理器单元；     所述处理器单元在写回级发出寄存器堆写数据信号、寄存器堆写地址信号和寄存器堆写使能信号；所述寄存器堆写数据信号通过直接复制的方式送给共享寄存器堆和私有寄存器堆的写数据端口；寄存器堆写地址信号的低部分比特通过复制的方式，同时送到共享寄存器堆和私有寄存器堆的写端口；寄存器堆写使能信号，根据写地址信号的最高部分比特选择是对共享寄存器堆执行写操作还是对私有寄存器堆执行写操作。 本专利技术中，所述同步位寄存器由若干组寄存器构成，每组寄存器中由若干个一比特状态寄存器构成；一比特状态寄存器的输入为某组的同步使能信号与某组的同步位的某个比特相与后的值；用于判断是否同步的组合逻辑电路根据某组的同步比特和所有的状态寄存器值进行计算，产生是否同步的结果信号；同步结果信号输出给相应的处理器单元。 本专利技术的有益效果在于：本专利技术提供的处理簇结构可以实现快速的簇间通信、高效的簇间共享、精确的簇间同步的功能。       附图说明 图1是具有四个处理器的处理器簇结构。 图2是传统RISC处理器在译码级中寄存器堆的连接。 图3是具有共享寄存器堆与私有寄存器堆的处理器在译码级中的连接。 图4是处理器与同步模块的连接。 图5是同步模块的电路结构。 具体实施方式 下面结合附图和实施例对本专利技术进一步详细阐述。 本专利技术提出了基于共享寄存器堆和全局同步模块的处理器簇结构，该处理器簇结构由若干个处理器单元、一个共享寄存器堆和一个全局同步模块构成。图1所示为一个4处理器的簇单元结构。传统的RISC处理器与寄存器堆的连接如图2所示，而本专利技术中处理器与共享寄存器堆和私有寄存器堆的连接如图3所示。其中：各个处理器单元在译码级发出访问共享寄存器堆的读信号，并连接到共享寄存器堆的读端口；各个处理器单元在写回级发出访问共享寄存器堆的写信号，并连接到共享寄存器堆的写端口；共享寄存器具有若干个读端口，用于连接若干个处理器单元的读信号；共享寄存器具有若干个写端口，用于连接若干个处理器单元的写信号；本专利技术中处理器与全局同步模块的连接如图4所示。其中：各个处理器单元在译码级发出访问全局同步模块的同步信号，并连接到全局同步模块的同步输入端口；全局同步模块根据同步输入端口的信号以及其内部的同步状态寄存器来判断同步是否成功，并将同步结果发送给各个处理器单元； 所述共享寄存器堆为若干个处理器单元都可以同时访问的寄存器堆；与此同时，各个处理器单元内部还具有只能被某个处理器单元自己访问的私有寄存器堆；共享寄存器堆在结构上与私有寄存器堆是相似的，只是共享寄存器堆的读写端口比私有寄存器堆要多，需要和处理器数量相匹配；共享寄存器和私有寄存器在连接上相当于传统寄存器内的子寄存器单元；处理器与私有寄存器堆和共享寄存器堆的连接如图所示。其中：处理器单元在译码级发出的寄存器读信号的低部分比特会通过复制的方式，同时送到共享寄存器堆和私有寄存器堆的读端口进行并行的读操作；处理器单元在译码级发出的寄存器堆读信号的最高部分比特用于对共享寄存器堆的读操作输出和私有寄存器堆的读操作输出通过选择器进行选择；处理器单元在写回级发出的寄存器堆写数据信号会通过直接复制的方式送给共享寄存器堆和私有寄存器堆的写数据端口；处理器单元在写回级发出的寄存器堆写地址信号的低部分比特会通过复制的方式，同时送到共享寄存器堆和私有寄存器堆的写端口；处理器单元在写回级发出的寄存器堆写使能信号，会根据写地址信号的最高部分比特来选择是对共享寄存器堆执行写操作还是对于私有寄存器堆执行写操作。 所述的全局同步模块由其内部的同步位寄存器和用于判断是否同步成功的组合逻辑电路构成；其同步位寄存器由若干组寄存器构成，每组寄存器中由若干个一比特状态寄存器构成；如图5所示为具有4个处理器单元的共享同步模块电路结构。其中：若干个处理器单元在译码级产生若干组同步使能信号和同步位信号；一比特状态寄存器的输入为某组的同步使能信号与某组的同步位的某个比特相与后的值；用于判断是否同步的组合逻辑电路根据某组的同步比特和所有的状态寄存器值进行计算，产生是否同步的结果（同步是否成功）信号；该组合逻辑的电路主要由异或门、与非门和与门构成；所有状态寄存器的输出会和同步位信号按一定本文档来自技高网...

【技术保护点】
一种基于共享寄存器堆和全局同步模块的处理器簇结构，其特征在于：该处理器簇结构由若干个处理器单元、一个共享寄存器堆和一个全局同步模块构成；其中：各个处理器单元内设置私有寄存器堆；所述共享寄存器堆、私有寄存器堆上分别设置若干读端口和写端口，处理器单元和共享寄存器堆、私有寄存器堆之间通过读端口和写端口相连；所述全局同步模块主要由其内部的同步位寄存器和用于判断是否同步成功的组合逻辑电路构成，所述处理器单元通过全局同步模块上设置的同步输入端口和全局同步模块连接；其中：处理器单元在译码级发出寄存器堆读信号和访问全局同步模块的同步信号；寄存器堆读信号的低部分比特通过复制的方式，同时送到共享寄存器堆和私有寄存器堆的读端口进行并行的读操作；寄存器堆读信号的高部分比特用于对共享寄存器堆的读操作输出和私有寄存器堆的读操作输出通过选择器进行选择；全局同步模块根据同步输入端口的同步信号及其同步状态寄存器来判断同步是否成功，并将同步结果发送给各个处理器单元；    所述处理器单元在写回级发出寄存器堆写数据信号、寄存器堆写地址信号和寄存器堆写使能信号；所述寄存器堆写数据信号通过直接复制的方式送给共享寄存器堆和私有寄存器堆的写数据端口；寄存器堆写地址信号的低部分比特通过复制的方式，同时送到共享寄存器堆和私有寄存器堆的写端口；寄存器堆写使能信号，根据写地址信号的最高部分比特选择是对共享寄存器堆执行写操作还是对于私有寄存器堆执行写操作。...

【技术特征摘要】
1.一种基于共享寄存器堆和全局同步模块的处理器簇结构，其特征在于：该处理器簇结构由若干个处理器单元、一个共享寄存器堆和一个全局同步模块构成；其中：各个处理器单元内设置私有寄存器堆；所述共享寄存器堆、私有寄存器堆上分别设置若干读端口和写端口，处理器单元和共享寄存器堆、私有寄存器堆之间通过读端口和写端口相连；所述全局同步模块主要由其内部的同步位寄存器和用于判断是否同步成功的组合逻辑电路构成，所述处理器单元通过全局同步模块上设置的同步输入端口和全局同步模块连接；其中：
处理器单元在译码级发出寄存器堆读信号和访问全局同步模块的同步信号；寄存器堆读信号的低部分比特通过复制的方式，同时送到共享寄存器堆和私有寄存器堆的读端口进行并行的读操作；寄存器堆读信号的高部分比特用于对共享寄存器堆的读操作输出和私有寄存器堆的读操作输出通过选择器进行选择；全局同步模块根据同步输入端口的同步信号及其同步状态寄存器来判...

【专利技术属性】
技术研发人员：韩军，窦仁峰，曾凌云，曾晓洋，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31