拍摄装置制造方法及图纸

本发明专利技术提供拍摄装置，其特征在于，具有：拍摄元件；以及收纳容器，其收容所述拍摄元件，并且具有与第1配线连接而构成并联电路的第2配线，其中，该拍摄元件具有：像素部，其生成与光对应的信号；信号处理部，其对从所述像素部读出的所述信号进行信号处理；电源部，其经由第1配线与所述信号处理部连接，向所述信号处理部供给电源。由此，能够解决在电源电路构成在固体成像元件内部的情况下，配线电阻增加这一问题。

【技术实现步骤摘要】
【国外来华专利技术】拍摄装置
本专利技术涉及拍摄装置。
技术介绍
近年来，大多数电子照相机所搭载的CMOS传感器，在受光面上具有以矩阵状配置的多个像素，在各像素中积蓄有与入射光对应的电荷。并且，由放大晶体管转换为与所积蓄的电荷量对应的电信号，经由选择晶体管被读出到垂直信号线。从各像素中读出到垂直信号线的信号，经由针对每一列配置的PGA电路(ProgrammableGainAmplifier：可变增益放大器)或ADC电路(AD转换电路)等，读出到CMOS传感器的外部(例如参照专利文献1)。专利文献1：日本特开2010－239604号公报
技术实现思路
但是，在向针对每一列配置的电路供给偏压电源等的电源电路构成于固体成像元件内部的情况下，从该内部电源电路向针对每一列配置的电路进行供给的配线，不得不在列向上绕过很长距离。另一方面，由于固体成像元件的面积有限，无法将配线的宽度或厚度形成得充分大，所以产生配线电阻增加的问题。特别是全画幅(fullsize)的CMOS传感器，由于列向的配线长，所以配线电阻所导致的电压降变大。鉴于上述课题，本专利技术的目的在于，提供一种拍摄装置，其能够使从形成于固体成像元件内部的电源电路向针对每一列配置的电路进行供给的配线的配线电阻减小。本专利技术所涉及的拍摄装置的特征在于，具有：拍摄元件，其具有：像素部，其生成与光对应的信号；信号处理部，其对从所述像素部读出的所述信号进行信号处理；电源部，其经由第1配线与所述信号处理部连接，向所述信号处理部供给电源，以及收纳容器，其收容所述拍摄元件，并且具有与所述第1配线连接而构成并联电路的第2配线。另外，所述信号处理部的特征在于，具有放大部，其对从所述像素部读出的所述信号进行放大并输出。另外，所述信号处理部的特征在于，具有A/D转换部，其将从所述像素部读出的所述信号转换为数字信号并输出。特别地，所述第2配线的特征在于，形成在所述收纳容器中。另外，所述收纳容器的特征在于，由陶瓷构成。或者，所述收纳容器的特征在于，由树脂构成。本专利技术所涉及的电子照相机的特征在于，具有所述拍摄装置。专利技术的效果本专利技术所涉及的拍摄装置，在电源电路构成于芯片元件内部的情况下，能够使从该内部电源向针对每一列配置的电路进行供给的配线的配线电阻减小。附图说明图1是表示拍摄装置100的构成例的图。图2是固体成像元件101及封装件102的剖视图。图3是表示逐次比较型AD转换器的构成例的图。图4是表示积分型AD转换器的构成例的图。图5是积分型AD转换器的时序图。图6是用于说明固体成像元件101上的配线电阻的图。图7是表示向积分型AD转换器供给的电源的图。图8是用于说明积分型AD转换器的问题点的图。图9是表示配线110和配线167的配置例的图。具体实施方式以下，使用附图来具体说明本专利技术所涉及的拍摄装置的实施方式。图1是表示本专利技术所涉及的拍摄装置100的结构的框图。在图1中，拍摄装置100由在半导体基板上形成有电路的固体成像元件101、以及收纳固体成像元件101的封装件102构成。固体成像元件101具有像素部103、垂直扫描电路104、列电路105、水平输出电路106和内部电源107。像素部103具有以矩阵状(N行M列)配置的多个像素p。另外，各像素p具有下述部件等，即：光电二极管，其积蓄与入射光量对应的电荷；放大晶体管，其转换为与积蓄的电荷量对应的电信号并进行放大；以及选择晶体管，其基于由垂直扫描电路104施加的定时信号，将放大后的电信号读出到垂直信号线VLINE中。此外，对于像素p的电路及动作省略详细说明。垂直扫描电路104施加从像素部103的各像素p将被进行了光电转换后的电信号读出到垂直信号线VLINE的定时。此外，对垂直信号线104的动作进行控制的信号或基准时钟等从外部施加，在图1中进行了省略。列电路105包括针对每条垂直信号线VLINE设置的所有电路，在本实施方式中具有PGA电路151、ADC电路152等电路，也可以设置CDS电路(相关双采样电路)等。此外，PGA电路151及ADC152在后面详细说明。水平输出电路106是将从列电路105输出的信号按各列向外部输出的电路。例如对于从像素部103按各行读出到垂直信号线VLINE并经由列电路105输出的模拟信号、或通过ADC电路152转换成数字后的数字数据，暂时保持一行的量，并以像素为单位顺次向外部输出。内部电源107是用于向列电路105供给电源的、配置在固体成像元件101内部的电源电路。例如在PGA电路151的情况下，施加偏压电源或基准电压VREF。另外，在ADC电路152的情况下，施加AD转换时的低电压侧的基准电压VRB。在这里，在下面的说明中，将指示N×M个像素p中的特定的像素的情况下，添加坐标(行编号,列编号)而例如表述为像素p(1,1)，在所有像素相同的情况下，省略坐标而表述为像素p。另外，对于垂直信号线VLINE及列电路105也相同地，在指示特定列的垂直信号线VLINE或列电路105的情况下，添加(列编号)，例如表述为垂直信号线VLINE(1)或列电路105(1)，在全部相同的情况下，省略列编号而表述为垂直信号线VLINE或列电路105。在图1中，固体成像元件101收纳在封装件102中，固体成像元件101侧的焊盘和封装件102侧的引脚之间由接合线连接。此外，在图1中，与本实施方式的说明相关的、从内部电源107向列电路105供给电源的配线110(固体成像元件101内部的配线(与第1配线对应))的左端焊盘161及右端焊盘163，分别与封装件侧的引脚162及引脚164通过接合线连接。在这里，在图2中示出拍摄装置100的剖面的情况。图2是表示固体成像元件101收纳在封装件102中的情况的图，在加工为阶梯状的封装件102中配置有固体成像元件101。并且，加工为与固体成像元件101高度相同且配置在封装件102中段的引脚162、和固体成像元件101的左端焊盘161之间由金接合线165连接。相同地，固体成像元件101的右端焊盘163和配置在封装件102中段的引脚164之间由金接合线166连接。此外，如图1中说明所示，固体成像元件101上的左端焊盘161和右端焊盘163之间由固体成像元件101内部的配线110连接，从内部电源107向列电路105供给电源。在图2中，引脚162及引脚164贯穿封装件102并露出在拍摄装置100的外部引脚168处。此外，外部引脚168是为了确认内部电源107的动作而对电压VRB进行监控的端子。在这里，在本实施方式所涉及的拍摄装置100中，封装件102由层叠型的封装件构成，利用配置于层间的配线167(固体成像元件101外部的配线(与第2配线对应))，将引脚162和引脚164进行连接。由此，固体成像元件101内部的配线110和配置于封装件102的层间的外部配线167并联配置，从而能够减小配线电阻。例如在将配线110的电阻设为R1、配线167的电阻设为R2的情况下，固体成像元件101上的左端焊盘161和右端焊盘163之间的电阻R3通过1/R3＝1/R1+1/R2的算式求出。由此，能够使从配置在列电路105左端或右端的内部电源107所供给的电源电压由于配线电阻而导致的电压降减少。下面，说明由于配线电阻导致的电压降较大的情况下的问题点。图4是作本文档来自技高网...

【技术保护点】
一种拍摄装置，其特征在于，具有：拍摄元件，该拍摄元件具有：像素部，其生成与光对应的信号；信号处理部，其对从所述像素部读出的所述信号进行信号处理；电源部，其经由第1配线与所述信号处理部连接，向所述信号处理部供给电源；以及收纳容器，其收容所述拍摄元件，并且具有与所述第1配线连接而构成并联电路的第2配线。

【技术特征摘要】
【国外来华专利技术】2011.12.28 JP 2011-2881601.一种拍摄装置，其特征在于，具有：拍摄元件，该拍摄元件具有：像素部，其生成与光对应的信号；信号处理部，其对从所述像素部读出的所述信号进行信号处理；电源部，其经由第1配线与所述信号处理部连接，向所述信号处理部供给电源；以及收纳容器，其收容所述拍摄元件，并且具有与所述第1配线连接而构成并联电路的第2配线。2.根据权利要求1所述的拍摄装置，其特征在于，所述信号处理部具有放大部，其对从...

【专利技术属性】
技术研发人员：驹场贵文，
申请(专利权)人：株式会社尼康，
类型：发明
国别省市：日本;JP