当前位置: 首页 > 专利查询>英特尔公司专利>正文

金属互连当中DRAM电容器的形成制造技术

技术编号:10376793 阅读:225 留言:0更新日期:2014-09-03 20:51
本发明专利技术公开了用于在金属互连当中集成电容器用于嵌入式DRAM应用的技术。在一些实施例中,该技术使用湿法蚀刻来完全移除在电容器形成之前暴露的互连金属(例如,铜)。这一互连金属移除阻止该金属污染电容器的高k电介质。另一益处是电容器的增加的高度(表面积),这允许增加的电荷存储。在一个示例实施例中,提供一种集成电路设备,其包括具有DRAM位单元电路的至少一部分的衬底、位于所述衬底上并且包括一个或多个包含金属的互连特征的互连层、以及至少部分地位于所述互连层中并且占据包含金属的互连特征从其中被移除的空间的电容器。所述集成电路设备可以例如是处理器或通信设备。

【技术实现步骤摘要】
【国外来华专利技术】金属互连当中DRAM电容器的形成
技术介绍
动态随机存取存储器(DRAM)通常包括位单元的阵列,每一个单元能够存储信息的位。典型的单元配置由用于存储电荷(即,信息的位)的电容器以及在读取和写入操作期间提供到电容器的存取的存取晶体管组成。存取晶体管连接在位线和电容器之间,并且被字线信号选通(接通或关断)。在读取操作期间,经由相关联的位线从所述单元读取所存储的信息的位。在写入操作期间,经由晶体管从位线将信息的位存储在单元中。单元本质上是动态的(由于泄漏),并且因此必须被周期性地刷新。在叠层配置中实现嵌入式DRAM(eDRAM),其中电容器集成在与处理器(或具有DRAM的其它功能电路)相同的裸片上。这样的叠层解决方案通常与许多重要的问题相关联。【附图说明】图1说明了根据本专利技术实施例在形成电容器之前的叠层DRAM设备。图2说明了根据本专利技术实施例在电容器图案化之后图1的叠层DRAM设备,该电容器图案化初始落在金属接合焊盘上。图3说明了根据本专利技术实施例在移除位于初始电容器沟槽下方的金属接合焊盘和通孔之后图2的叠层DRAM设备。图4说明了根据本专利技术实施例在电容器的底部电极的沉积之后图本文档来自技高网...

【技术保护点】
一种集成电路设备,包括:衬底,具有动态随机存取存储器(DRAM)位单元电路的至少一部分;互连层,位于所述衬底上并且包括一个或多个包含金属的互连特征;以及电容器,至少部分地位于所述互连层中并且占据包含金属的互连特征从其中被移除的空间。

【技术特征摘要】
【国外来华专利技术】1.一种集成电路设备,包括: 衬底,具有动态随机存取存储器(DRAM)位单元电路的至少一部分; 互连层,位于所述衬底上并且包括一个或多个包含金属的互连特征;以及电容器,至少部分地位于所述互连层中并且占据包含金属的互连特征从其中被移除的空间。2.如权利要求1所述的设备,其中,包含金属的互连特征从其中被移除的所述空间包括扩散阻挡层,所述电容器的至少一部分形成在所述扩散阻挡层上。3.如权利要求2所述的设备,其中,所述扩散阻挡层包括钽。4.如前述权利要求中的任意一项所述的设备,其中,所述互连层是互连层的叠层中的许多层之一,并且所述叠层中的所述层中的两个或更多个包括将所述层电连接到所述叠层中的其它层的一个或多个包含金属的互连特征。5.如权利要求4所述的设备,其中,所述电容器至少部分地位于所述叠层的两个或更多个连续层中。6.如权利要求5所述的设备,其中,包含金属的互连特征从其中被移除的所述空间至少部分地位于所述叠层的所述两个或更多个连续层的底部中。7.如前述权利要求中的任意一项所述的设备,其中,所述互连层进一步包括介电材料,所述一个或多个包含金属 的互连特征存在于所述介电材料中。8.如前述权利要求中的任意一项所述的设备,其中,所述电容器配置为金属-绝缘体-金属(MIM)电容器。9.如前述权利要求中的任意一项所述的设备,其中,所述电容器包括电耦合到所述DRAM位单元电路的晶体管的底部电极、电介质和顶部电极。10.如权利要求9所述的设备,其中,所述电介质包括具有比二氧化硅的介电常数大的介电常数的高k电介质。11.如前述权利要求中的任意一项所述的设备,其中,所述DRAM位单元电路包括多个DRAM位单元,每一个单元具有存取晶体管和至少部分地占据包含金属的互连特征从其中被移除的空间的电容器。12.如前述权利要求中的任意一项所述的设备,其中,所述包含金属的互连特征中的至少一个包括金属接合焊盘、金属线、通孔或其组合。13.如前述权利要求中的任意一项所述的设备,其中,所述包含金属的互连特征包括铜。14.如前述权利要求中的任意一项所述的设备,其中,所述设备是处理器。15.如前述权利要求中的任意一项所述的设备,其中,所述设备是通信设备或计算设备。16.—种集成电路设备,包括: 衬底,具有动态随机存取存储器(DRAM)位单元电路的至少一部分; 位于所述衬底上的互连层的叠层,其中,所述互连层中的每一个包括介电材料,并且所述互连层中的两个或者更多个包括将所述层电耦合到所述叠层中的其它层的一个或多个包含铜的互连特征;以及 电容器,至少部分地位于所述叠层的一个或多个层中并且占据双镶嵌沟槽,其中,所述电容器包括电耦合到所述DRAM位单元电路的晶体管的底部电极、电介质和顶部电极。17.如权利要求16所述的设备,其中,所述双镶嵌沟槽包括扩散阻挡层,所述电容器的至少一部分形成在所述扩散阻挡层上。18.如权利要求16或17所述的设备,其中,所述DRAM位单元电路包括多个DRAM位单元,每一个单元具有存取晶体管和至少部分地占据镶...

【专利技术属性】
技术研发人员:N·林德特J·M·施泰格瓦尔德K·J·辛格
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1