转置指令制造技术

描述了转置指令。取出转置指令，其中转置指令包括指定向量寄存器或存储器位置的操作数。解码该转置指令。执行经解码的转置指令，使得所指定的向量寄存器或存储器位置中的每个数据元素以相反的顺序被存储在该指定的向量寄存器或存储器位置中。

【技术实现步骤摘要】
【国外来华专利技术】转置指令专利
[0001 ] 本专利技术的领域一般涉及计算机处理器架构，更具体地涉及转置指令。
技术介绍
指令集，或指令集架构(ISA)是涉及编程的计算机架构的一部分，并可以包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构，中断和异常处理、以及外部输入和输出(I/O)。应注意术语指令在本文中一般指的是宏指令一即提供给处理器以供执行的指令一与从处理器的解码器解码宏指令得到的微指令或微操作不同。指令集架构与微架构不同，微架构是实现ISA的处理器的内部设计。带有不同的微架构的处理器可以共享共同的指令集。指令集包括一个或多个指令格式。给定指令格式定义各种字段(位数、位位置)以指定要执行的操作以及将对其进行该操作的操作数等。给定指令是使用给定指令格式来表达的，并指定操作和操作数。指令流是特定指令序列，其中，序列中的每一指令都是指令以指令格式出现。科学、金融、自动向量化的通用RMS(识别、挖掘以及合成)/可视和多媒体应用(例如，2D/3D图形、图像处理、视频压缩/解压缩、语音识别算法和音频操纵)常常需要对大量的数据项执行相同操作(被称为“数据并行性”)。单指令多数据(SMD)是指使处理器对多个数据项执行相同操作的一种指令。SMD技术特别适于能够在逻辑上将寄存器中的位分割为若干个固定尺寸的数据元素的处理器，其中每一个数据元素都表示单独的值。例如，64位寄存器中的位可以被指定为作为四个单独的16位数据元素来操作的源操作数，每一个数据元素都表示单独的16位值。作为另一个示例，256位寄存器中的位可以被指定为作为四个单独的64位打包数据元素(四字(Q)尺寸的数据元素)、八个单独的32位打包数据元素(双字(D)尺寸的数据元素)、十六个单独的16位打包数据元素(字(W)尺寸的数据元素)、或三十二个单独的8位数据元素(字节(B)尺寸的数据元素)来操作的源操作数。这种类型的数据被称为打包数据类型或向量数据类型，这种数据类型的操作数被称为打包数据操作数或向量操作数。换句话说，打包数据项或向量指的是打包数据元素的序列；并且打包数据操作数或向量操作数是SMD指令(也称为打包数据指令或向量指令)的源操作数或目的地操作数。转置操作是向量软件中的常见基元。虽然某些指令集架构提供用于执行转置操作的指令，但这些指令通常是混洗或置换，混洗和置换需要使用立即数位或使用单独的向量寄存器来设置混洗控制掩码的额外开销，由此增加了指令有效负荷并增加了尺寸。此外，一些指令集架构的混洗操作是通道内(in-lane)的128位操作。结果，为了进行256位或512位寄存器(作为示例)的完整转置操作，混洗和置换的组合是必须的。软件应用花费相当百分比的时间在对存储器的加载(LD)和存储(ST)上，其中加载的执行次数通常超过存储的执行次数的两倍。需要多次加载和存储操作的函数中的一些函数几乎不需要计算，诸如存储器清除、存储器复制、转置；而另一些函数采用很少的计算，诸如矩阵点乘、数组求和等等。每个加载操作或存储操作都需要核资源(例如预留站(RS)、重排序缓冲器(ROB)、填充缓冲器、等等)。附图简沭本专利技术是作为示例说明的，而不仅受限于各个附图的图形，在附图中，类似的参考编号表示类似的元件，其中:图1示出根据一个实施例的转置指令的示例性执行；图2示出根据一个实施例的转置指令的另一示例性执行；图3是示出根据一个实施例的通过执行单个转置指令来转置向量寄存器或存储器位置中的数据元素的示例性操作的流程图；图4是示出根据一个实施例的有序架构核和示例性的寄存器重命名的无序发布/执行架构核的示例性实施例的框图，该示例性的寄存器重命名的无序发布/执行架构核包括示例性的高速缓存协处理单元，该高速缓存协处理单元执行已从由处理核的执行群集的执行中卸载的指令；图5是根据一个实施例的用于执行被卸载的指令的示例性操作的流程图；图6a示出根据一个实施例的示例性AVX指令格式，包括VEX前缀、实操作码字段、MoD R/M字节、SIB字节、位移字段以及IMM8 ；图6B示出根据一个实施例来自图6A的哪些字段构成完整操作码字段和基础操作字段；图6C示出根据一个实施例来自图6A的哪些字段构成寄存器索引字段；图7A是示出根据本专利技术的实施例的通用向量友好指令格式及其A类指令模板的框图；图7B是示出根据本专利技术的实施例的通用向量友好指令格式及其B类指令模板的框图；图8A是示出根据本专利技术的实施例的示例性专用矢量友好指令格式的框图；图SB是示出根据本专利技术的一个实施例的构成完整操作码字段的具有专用向量友好指令格式的图8a的字段的框图；图SC是示出根据本专利技术的一个实施例的构成寄存器索引字段的具有专用向量友好指令格式的字段的框图；图8D是示出根据本专利技术的一个实施例的构成扩充操作字段的具有专用向量友好指令格式的字段的框图；图9是根据本专利技术的一个实施例的寄存器架构的框图；图1OA是示出根据本专利技术的实施例的示例性有序流水线以及示例性寄存器重命名的无序发布/执行流水线两者的框图；图1OB是示出根据本专利技术的各实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的无序发布/执行架构核的框图；图1lA是根据本专利技术的实施例的单个处理器核以及它与管芯上互联网络和与其2级(L2)高速缓存的本地子集的连接的框图；图1lB是根据本专利技术的各实施例的图1lA中的处理器核的一部分的展开图；图12是根据本专利技术的实施例的可具有一个以上核、可具有集成存储器控制器、并且可具有集成图形的处理器的框图；图13是根据本专利技术的一个实施例的系统的框图；图14是根据本专利技术的实施例的第一更具体的示例性系统的框图；图15是根据本专利技术的实施例的第二更具体的示例性系统的框图；图16是根据本专利技术的实施例的SoC的框图；以及图17是根据本专利技术的实施例的对比使用软件指令变换器将源指令集中的二进制指令变换成目标指令集中的二进制指令的框图。详细描沭在下面的描述中，阐述了很多具体细节。然而，应当理解，本专利技术的各实施例可以在不具有这些具体细节的情况下得到实施。在其他实例中，未详细示出公知的电路、结构和技术以免混淆对本描述的理解。在说明书中对“一个实施例”、“一实施例”、“示例实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但并不一定每个实施例都需要包括该特定特征、结构或特性。此外，这样的短语不一定是指同一个实施例。此外，当结合实施例描述特定特征、结构或特性时，认为在本领域技术人员学识范围内，可以结合其他实施例来影响这样的特征、结构或特性，无论是否对此明确描述。转置指令如先前所详述地，传统地利用混洗和置换操作的组合来执行用于转置元素的转置操作，该操作需要利用立即数位或利用单独的向量寄存器来设置混洗控制掩码的额外开销，由此增加了指令有效负荷和尺寸。以下详细描述转置指令(Transpose)的实施例以及可用于执行该指令的系统、架构、指令格式等等的实施例。转置指令包括指定向量寄存器或存储器位置的操作数。在执行时，转置指令使处理器以相反的顺序来存储指定的向量寄存器或存储器位置的数据元素。例如，最高有效的数据元素成为最低有效的数据元素，最低有效的数据元素成为最高有效的数据元素，以此类推。在一些实施例中，如果该指令指定存储器位置，则该指令还包括指定元素数量的本文档来自技高网...

【技术保护点】
一种在处理器核中执行转置指令的计算机实现的方法，包括：取出转置指令，所述转置指令包括操作数，其中所述操作数指定向量寄存器或存储器位置；解码所取出的转置指令；以及执行经解码的转置指令，使得所指定的向量寄存器或存储器位置中的每个数据元素以相反的顺序被存储在该指定的向量寄存器或存储器位置中。

【技术特征摘要】
【国外来华专利技术】1.一种在处理器核中执行转置指令的计算机实现的方法，包括: 取出转置指令，所述转置指令包括操作数，其中所述操作数指定向量寄存器或存储器位置； 解码所取出的转置指令；以及 执行经解码的转置指令，使得所指定的向量寄存器或存储器位置中的每个数据元素以相反的顺序被存储在该指定的向量寄存器或存储器位置中。2.如权利要求1所述的计算机实现的方法，其特征在于，所述操作数指定向量寄存器，并且其中所述向量寄存器是512位寄存器。3.如权利要求1所述的计算机实现的方法，其特征在于，所述操作数指定向量寄存器，并且其中所述向量寄存器是256位寄存器。4.如权利要求1所述的计算机实现的方法，其特征在于，所述操作数指定存储器位置，并且其中所述转置指令还包括多个元素操作数，所述多个元素操作数指定所指定的存储器位置的多个元素。5.如权利要求1所述的计算机实现的方法，其特征在于，通过所述处理器核的执行群集来执行所述经解码的转置指令的执行。6.如权利要求1所述的计算机实现的方法，其特征在于，通过所述处理器核的高速缓存协处理单元来执行所述经解码的转置指令的执行。7.一种装置，包括: 硬件解码单元，用于解码转置指令，所述转置指令包括操作数，所述操作数指定向量寄存器或存储器位置；以及 执行引擎单元，用于执行经解码的转置指令，所述转置指令使得所指定的向量寄存器或存储器位置中的每个数据元素以相反的顺序被存储在该指定的向量寄存器或存储器位置中。8.如权利要求7所述的装置，其特征在于，所述操作数指定向量寄存器，并...

【专利技术属性】
技术研发人员：A·杰哈，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US