【技术实现步骤摘要】
—种基于静态逻辑实现的提前终止比较器及其控制方法
本专利技术涉及电子
，特别涉及。
技术介绍
如今超大规模集成电路设计发展已到了深亚微米工艺技术，特征尺寸不断缩小使集成度不断增加，功耗也随之增加。电路的功耗通过转化为热量而释放出来，过多的热量将导致器件的工作温度升高，继而严重降低系统的可靠性，使电路失效。而对工作温度高的芯片，只能用更昂贵的封装材料保证电路性能。所以功耗成为了设计集成电路的重要考虑因素。为了提高芯片的可靠性和降低芯片封装成本，迫切需要设计者用低功耗的技术来设计电路。因此低功耗设计成为集成电路设计的一个重要方向，贯穿于从系统设计、逻辑设计到物理设计以及工艺实现的整个集成电路设计流程。另一方面，基本运算单元的低功耗设计是低功耗设计重要的内容。比较器是数字系统的重要基本运算单元，传统的比较器消耗的功耗比较大。比较器的低功耗设计对于降低系统的功耗具有重大的意义。传统比较器大多数是并行计算的，只要有输入，所有的数据都会并行进行运算，最后得到比较结果。也就是说，输入的每一位数据都会进行运算。但是，根据概率论的知识，两个随机数进行比较，前3位就可以比较出结果的概率达到87.5%。随着位宽的增加，传统比较器有越来越多的数位进行没有必要的运算，因此消耗了很大的功耗。由此可见，现有技术存在以下的缺点与不足:1、现有的同步比较器是并行比较器，需要对数据的每一位进行比较。对于数据位宽较大的数据比较而言，同步比较器要对所有位进行操作，使电路频繁的翻转，增加了额外的功耗。2、同步比较器一般通过多个少数位比较器级联而成，电路单元较多，电路面积庞大。3、...
【技术保护点】
一种基于静态逻辑实现的提前终止比较器，其特征在于，包括至少两个两位静态比较单元和至少一个终止判断单元，所述两位静态比较单元级联再与终止判断单元连接，所述两位静态比较单元级联后，每个两位静态比较单元的小于信号输出端、大于信号输出端分别与终止判断单元的小于信号输入端、大于信号输入端连接，较高位的两位静态比较单元的相等信号输出端与次高位的两位静态比较单元的相等信号输入端连接，最低位的两位静态比较单元的相等信号输出端与终止判断单元的相等信号输入端连接，所述终止判断单元输出为所述基于静态逻辑实现的提前终止比较器的大于或等于输出信号、完成信号和小于输出信号，所述两位静态比较单元的数据输入端用于输入待比较数据信号；所述每个两位静态比较单元的使能信号输入端与终止判断单元的使能信号输入端连接。
【技术特征摘要】
1.一种基于静态逻辑实现的提前终止比较器，其特征在于，包括至少两个两位静态比较单元和至少一个终止判断单元，所述两位静态比较单元级联再与终止判断单元连接，所述两位静态比较单元级联后，每个两位静态比较单元的小于信号输出端、大于信号输出端分别与终止判断单元的小于信号输入端、大于信号输入端连接，较高位的两位静态比较单元的相等信号输出端与次高位的两位静态比较单元的相等信号输入端连接，最低位的两位静态比较单元的相等信号输出端与终止判断单元的相等信号输入端连接，所述终止判断单元输出为所述基于静态逻辑实现的提前终止比较器的大于或等于输出信号、完成信号和小于输出信号，所述两位静态比较单元的数据输入端用于输入待比较数据信号；所述每个两位静态比较单元的使能信号输入端与终止判断单元的使能信号输入端连接。2.根据权利要求1所述的基于静态逻辑实现的提前终止比较器，其特征在于，所述两位静态比较单元包括大于比较电路、小于比较电路和相等比较电路； 所述大于比较电路包括第一 PMOS管汜)、第二 PMOS管(P2)、第三PMOS管(P3)、第四PMOS 管(P4)、第五 PMOS 管(P5)、第六 PMOS 管(P6)、第七 PMOS 管(P7)、第八 PMOS 管(P8)、第九 PMOS 管(P9)、第一 NMOS 管(N1)、第二 NMOS 管(N2)、第三 NMOS 管(N3)、第四 NMOS 管(N4)、第五NMOS管(N5)、第六NMOS管(N6)、第七NMOS管(N7)、第八NMOS管(N8)、第九NMOS管(N9)、第一反相器(I);所述第一 PMOS管(P1)的源极、第三PMOS管(P3)的源极、第四PMOS管(P4)的源极、第六PMOS管(P6)的源极、第八PMOS管(P8)的源极和第九PMOS管(P9)的源极均连接电源，第九NMOS管(N9)的源极接地； 第一 PMOS管(P1)的漏极与第二 PMOS管(P2)的源极相接，第二 PMOS管(P2)的漏极与第一 NMOS管(N1)、第二 NMOS管(N2)的漏极相接； 第三PMOS管(P3)、第四PMOS管(P4)的漏极与第五PMOS管(P5)的源极相接，第五PMOS管(P5)的漏极与第五NMOS管(N5)的漏极相接，第五NMOS管(N5)的源极与第三NMOS管(N3)、第四NMOS管(N4)的漏极相接； 第六PMOS管(P6)的漏极与第七PMOS管(P7)的源极相接，第七PMOS管(P7)的漏极与第六NMOS管(N6)的漏极相接，第六NMOS管(N6)的源极与第七NMOS管(N7)的漏极相接；第八PMOS管(P8)、第九PMOS管(P9)的漏极与第一反相器(I)的输入端相接； 第二 PMOS管(P2)的漏极与第五PMOS管(P5)、第五NMOS管(N5)的栅极相接，第五PMOS管(P5)的漏极与第七PMOS管(P7)的漏极相接，第七PMOS管(P7)的漏极与第一反相器(I)的输入端相接； 第一 NMOS 管(N1)、第二 NMOS 管(N2)、第三 NMOS 管(N3)、第四 NMOS 管(N4)、第七 NMOS管(N7)的源极均与第八NMOS管(N8)的漏极相接，第八NMOS管(N8)的源极与第九NMOS管(N9)的漏极相接； 第一 PMOS管(P1)和第一 NMOS管(N1)的栅极均连接第一数据低位非信号(；第二PMOS管(P2)和第二 NMOS管(N2)的栅极均连接第二数据低位信号(Btl);第三PMOS管(P3)和第三NMOS管(N3)的栅极均连接第一数据高位信号(A1);第四PMOS管(P4)的栅极和第四NMOS管(N4)的栅极均连接第二数据高位非信号(瓦).’第六PMOS管(P6)和第六NMOS管(N6)的栅极均连接第一数据高位信号(A1);第七PMOS管(P7)和第七NMOS管(N7)的栅极均连接第二数据高位非信号(瓦);第八PMOS管(P8)和第八NMOS管(N8)的栅极均连接相等信号的输入端(EQin);第九PMOS管(P9)和第九NMOS管(N9)的栅极均连接使能信号(EN)；第一反相器(I)的输出端作为大于信号(GTout)的输出端。3.根据权利要求2所述的基于静态逻辑实现的提前终止比较器，其特征在于，所述小于比较电路包括第十PMOS管(Pltl)、第十一 PMOS管(Pn)、第十二 PMOS管(P12)、第十三PMOS管(P13)、第十四PMOS管(P14)、第十五PMOS管(P15)、第十六PMOS管(P16)、第十七PMOS管(P17)、第十八 PMOS 管(P18)、第十 NMOS 管(Nltl)、第十一 NMOS 管(N11)、第十二 NMOS 管(N12)、第十三NMOS管(N13)、第十四NMOS管(N14)、第十五NMOS管(N15)、第十六NMOS管(N16)、第十七NMOS管(N17)、第十八NMOS管(N18)和第二反相器(2);所述第十PMOS管(Pltl)的源极、第十二 PMOS管(P12)的源极、第十三PMOS管(P13)的源极、第十五PMOS管(P15)的源极、第十七PMOS管(P17)的源极、第十八PMOS管(P18)的源极均连接电源，第十八NMOS管(N18)的源极接地； 第十PMOS管(Pltl)的漏极与第十一 PMOS管(P11)的源极相接，第十NMOS管(Nltl)的漏极和第十一 NMOS管(N11)的漏极均与第十一 PMOS管(P11)的漏极相接； 第十二 PMOS管(P12)的漏极和第十三PMOS管(P13)的漏极均与第十四PMOS管(P14)的源极相接，第十四PMOS管(P14)的漏极与第十四NMOS管(N14)的漏极相接，第十二 NMOS管(N12)的漏极和第十三NMOS管(N13)的漏极均与第十四NMOS管(N14)的源极相接； 第十五PMOS管(P15)的漏极与第十六PMOS管(P16)的源极相接，第十六PMOS管(P16)的漏极与第十五NMOS管(N15)的漏极相接,第十五NMOS管(N15)的源极与第十六NMOS管(N16)的漏极相接； 第十七NMOS管(N17)的漏极和第十八NMOS管(N18)的漏极均与第二反相器(2)的输入端相接； 第十四PMOS管(P14)的栅极和第十四NMOS管(N14)的栅极均与第十一 PMOS管(P11)的漏极相接，第十四PMOS管(P14)的漏极与第十六PMOS管(P16)的漏极相接，第十六PMOS管(P16)的漏极与第二反相器(2)的输入端相接； 第十NMOS管(Nltl)的源极、第十一 NMOS管(N11)的源极、第十二 NMOS管(N12)的源极、第十三NMOS管(N13)的源极、第十六NMOS管(N16)的源极均与第十七NMOS管(N17)的漏极相接，第十七NMOS管(N17)的源极与第十八NMOS管(N18)的漏极相接； 第十PMOS管(Pltl)的栅极和第十NMOS管(Nltl)的栅极均连接第一数据低位信号(Atl)；第十一PMOS管(P11)、第十一NMOS管(N11)的栅极接第二数据低位非信号(瓦)；第十二PMOS管(P12)的栅极和第十二 NMOS管(N12)的栅极均连接第一数据高位非信号(X );第十三PMOS管(P13)的栅极和第十三NMOS管(N13)的栅极均连接第二数据高位信号(B1);第十五PMOS管(P15)的栅极和第十五NMOS管(N15)的栅极均连接第一数据高位非信号(i );第十六PMOS管(P16)的栅极 和第十六NMOS管(N16)的栅极均连接第二数据高位信号(B1);第十七PMOS管(P17)的栅极和第十七NMOS管(N17)的栅极均连接相等信号的输入端(EQin)；第十八PMOS管(P18)的栅极和第十八NMOS管(N18)的栅极均连接使能信号(EN);第二反相器⑵的输出端作为小于信号(LTout)的输出端。4.根据权利要求2所述的基于静态逻辑实现的提前终止比较器，其特征在于，所述相等比较电路包括第十九PMOS管(P19)、第二十PMOS管(P2tl)、第二十一 PMOS管(P21)、第二十二 PMOS管(P22)、第二十三PMOS管(P23)、第二十四PMOS管(P24)、第二十五PMOS管(P25)、第二十六PMOS管(P26)、第二十七PMOS管(P27)、第二十八PMOS管(P28)、第十九NMOS管(N19)、第二十 NMOS 管(N2tl)、第二十一NMOS 管(N21)、第二十二 NMOS 管(N22)、第二十三NMOS管(N23)、第二十四NMOS管(N24)、第二十五NMOS管(N25)、第二十六NMOS管(N26)、第二十七NMOS管(N27)、第二十八NMOS管(N28)和第三反相器(3);所述第十九PMOS管(P19)的源极、第二十一 PMOS管(P21)的源极、第二十三PMOS管(P23)的源极、第二十五PMOS...
【专利技术属性】
技术研发人员：姜小波，郑帅，李振宁，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。