分级架构的CT探测器寄存器内容传输方法和CT探测器技术

本发明专利技术涉及一种用于传输带有分级的硬件架构的CT-探测器的寄存器内容的方法，其中第一层级通过控制单元构成，其包括用于位于更低层分级的FPGA的被读出的寄存器内容的寄存器表和用于待写入的寄存器内容的中间寄存器，通过每一次新的读取，将在分别的先前的读取期间从中央控制器到达控制单元的对于位于更低分级的FPGA新的寄存器内容传送到下一个层级，通过每一次新的读取，将所有位于更低层分级的FPGA的寄存器内容更新地记录在控制单元的寄存器表中，并且在由中央控制器非同步传达读出指令的情况下，仅仅从寄存器表中读出所述寄存器内容。另外本发明专利技术还涉及一种用于执行该方法的CT-探测器。

【技术实现步骤摘要】
分级架构的CT探测器寄存器内容传输方法和CT探测器
本专利技术涉及一种用于在中央控制器和与其相连的带有被称为FPGA的可自由编程模块的硬件组件之间传输带有分级的硬件架构的CT-探测器的寄存器内容的方法，其中所述FPGA被划分为至少两个层级，并且在连续发生的CT-探测器的读取期间循环地超过一个层级来执行寄存器内容的写入过程和读出过程，并且相对于读取非同步地在中央控制器和FPGA的第一层级之间执行写入指令和读出指令。本专利技术另外还涉及CT-系统的CT-探测器，由中央控制单元通过寄存器内容的写入指令和读出指令来控制该CT-探测器，其中所述CT-探测器具有大量带有被称为层级之间彼此相连的FPGA的可自由编程模块的硬件组件，并且所述FPGA分别具有带有寄存器内容的寄存器。
技术介绍
现有技术中普遍公知的CT-探测器具有多个带有可自由编程模块（=FPGA）的硬件组件。FPGA的不同信息（寄存器内容）在运行中必须由外部中央控制器来写入、读取和评估。该中央控制器仅仅拥有到CT-探测器的通讯连接。因此必须在CT-探测器中实现FPGA之间的内部连接路径，经过所述连接路径，中央控制器可以在任何时间访问所有寄存器。在此所述中央控制器以CT-探测器的固定反应时间为前提。因为用于寄存器访问的内部连接在单独的FPGA上长度不同，并且部分地无法直接访问相应的寄存器，对于不同寄存器的反应时间也取决于其层级而变化。在此由中央控制器所要求的最大反应时间部分地无法被遵守。在此以“读取”方式进行两个层级之间的数据传输，相应于CT-探测器的一般时序行为（Timingverhalten）。由此为了克服每个层级需要分别的读取的持续时间（测量辐射的探测器元件的集成时间和读出时间）。为了从层级上相距遥远的FPGA到达寄存器，需要相应的数倍读取时间。对此并行地在CT-探测器有内部的控制流程，其同样地同时评估其它FPGA的寄存器内容。为此必须始终集中地和直接地提供所有FPGA的最新的寄存器值。另外的要求是寄存器在多个并行工作的HW-组件中的同步应用。该“广播”访问应该由中央控制器仅通过寄存器访问实现。在公知的CT-探测器中，中央控制器必须撤销多个更新命令，直至所希望的寄存器的内容能够在必要时向下经过多个层级应答并且往回传输，直至可供使用。借助该方案仅能艰难和缓慢地访问CT-探测器中的所有寄存器。另外该做法非常容易出错，因为为了内部控制流程，要将单独寄存器值添加到既有的数据传输段落上，以便快速和同步地达到所需要的寄存器内容。借助现有技术中的探测器对于层级相距遥远的FPGA的直接访问是不可能的。在这里访问必须成本过高地经过寄存器组开始。该事实显著减小了用于对这样的FPGA进行访问的带宽。另外其使得控制复杂化，因为在这里始终需要更多的访问，直至可以对寄存器写入或读取。然而中央控制器的写入请求或读取请求应该能够立刻被处理。
技术实现思路
本专利技术因此要解决的技术问题是，发现一种用于在中央控制器和与其相连的硬件组件之间传输CT-探测器的分级相连的FPGA的寄存器内容的方法，其实现了FPGA的寄存器内容的时间上优化的访问。相应地本专利技术还要解决的技术问题是，发现一种改进的CT-系统的CT-探测器，在所述探测器中通过FPGA的寄存器内容的写入指令和读出指令控制中央控制单元。该技术问题通过具有本专利技术技术特征的解决方案来解决。本专利技术还具有优选的改进方案。专利技术人意识到，通过在CT-探测器的控制-FPGA中引入中央寄存器管理能够解决上面描述的问题。所述控制-FPGA拥有到中央控制器的直接物理连接。因此，它是在来自中央控制器的读取请求或写入请求时的第一联络对象（Ansprechpartner）。在控制-FPGA中的中央寄存器管理在此如此被实施，即在表中内部保存所有位于CT-探测器中的寄存器的完整图像。为此，其不断地通过分离的高速连接自动地获取所有FPGA的最新寄存器内容，并且由此可以始终保证在控制-FPGA中有最新的寄存器值。如果现在从中央控制器中发出读取请求，这个请求可以立刻借助源自寄存器表中存储的寄存器图像的最新的值来操作。在写入请求的情况下，待写入值由中间寄存器中的控制FPGA接受并且直接签收。循环地工作的例行程序将源自中间寄存器的待写入的值经过内部连接自动地分配到正确的FPGA。为了向外唯一地应答各自的FPGA的寄存器地址，中央寄存器管理为每个FPGA分配特定的“地址偏移”。也即是说，所有CT-探测器-寄存器彼此之间存在于线性定址中。现可以将单独的FPGA的寄存器直接定址。也即是说所有寄存器都可以仅仅借助一个访问被写入或被读取。在此完全取消了带有升级命令的复杂的处理和寄存器组。为了同时和同步地访问多个FPGA-寄存器，可以设置额外的“广播”地址区域以供使用。然后如果在该地址区域写入，寄存器管理模组自动地将该写入指令与读取同步地分配给所有被涉及的FPGA。概括而言这意味着，为了能直接提供在分级上彼此连接的FPGA的尽可能最新的寄存器内容而在最高层级层面（例如在控制单元或控制-FPGA中）维持一个表（寄存器表），在该表中位于更低分级的FPGA的所有寄存器内容被镜像。此外相应于在CT-探测器中的两个分级的层面之间的数据传输循环，所述数据传输循环与探测器的集成循环和读出循环（读取）被同步化，每次读取将位于更低一个层面的FPGA的寄存器内容逐步地分别向上一个层级传输，并且一旦抵达最高层级就记录在寄存器表中。随之会实现，在最高层级分别存在有寄存器表的尽可能最新的寄存器内容。该寄存器表可以非同步地由中央控制单元读出，并且随之没有延迟地供使用。如果在CT-探测器中实现了超过两个FPGA的层级层面，则额外建议，将中间寄存器表添加到介于最高和最低层级之间的FPGA，从而在那里每次所有位于更低分级并且与分别的FPGA相连的FPGA的所有寄存器内容被镜像。以该方式然后使得每次读取时，寄存器内容分别向上一个层级被传输，从而在寄存器表中分别存在所有FPGA的寄存器内容，其中源自第n级层级的FPGA的寄存器内容具有n次读取的变更（Alter）。额外地根据相应颠倒的图解将FPGA中新的待写入的寄存器内容经过分级层级由高到低地分配，其中当然不是每次将所有存在的寄存器内容，而是仅仅将实际待写入的寄存器内容在读取循环中由上往下地传输。相应地对于位于更低层分级的寄存器内容仅提供存储空间，在其中仅仅能够暂存带有相应的寄存器地址的待写入的寄存器内容。相应于上面所描述的本专利技术的基本思路，由专利技术人建议一种用于在中央控制器和与其相连的分别带有至少一个被称为FPGA的可自由编程模块的硬件组件之间传输带有分级的硬件架构的CT-探测器的寄存器内容的方法，其中所述FPGA被划分为至少两个层级，并且在连续发生的CT-探测器的读取期间循环地经由超过一个层级执行寄存器内容的写入过程和读出过程，并且相对于读取非同步地在中央控制器和FPGA的第一层级之间执行写入指令和读出指令，其中根据本专利技术：-所述第一层级通过控制单元构成，其包括用于位于更低层分级的FPGA被读出的寄存器内容的寄存器表和用于待写入的寄存器内容的寄存器，-通过每一次新的读取，将在分别的先前的读取期间从中央控制器到达控制单元的对于位于更低分级的FPGA的新的寄本文档来自技高网...

【技术保护点】
一种用于在中央控制器（10）和与其相连的分别带有至少一个被称为FPGA（5.1；5.2.1‑5.2.n）的可自由编程模块的硬件组件之间传输带有分级的硬件架构的CT‑探测器（5）的寄存器内容的方法，其中所述FPGA（5.1；5.2.1‑5.2.n）被划分为至少两个层级（I，II），并且在连续发生的CT‑探测器（5）的读取期间，循环地超过一个层级执行寄存器内容的写入过程和读出过程，并且相对于读取非同步地在中央控制器（10）和FPGA（5.1；5.2.1‑5.2.n）的第一层级（I）之间执行写入指令和读出指令，其特征在于：1.1所述第一层级（I）通过控制单元（5.1）构成，其包括用于位于更低层分级的FPGA（5.2.1‑5.2.n）的被读出的寄存器内容的寄存器表（5.1.1）和用于待写入的寄存器内容的寄存器（5.1.2），1.2通过每一次新的读取，将在分别的先前的读取期间从中央控制器（10）到达控制单元（5.1）的对于位于更低分级的FPGA（5.2.1‑5.2.n）新的寄存器内容传送到下一个层级（II），1.3通过每一次新的读取，将所有位于更低层分级的FPGA（5.2.1‑5.2.n）的寄存器内容更新地记录在控制单元（5.1）的寄存器表（5.1.1）中，并且1.4在由中央控制器（10）非同步传达读出指令的情况下，仅仅从寄存器表（5.1.1）中读出所述寄存器内容。...

【技术特征摘要】
2013.02.18 DE 102013202572.61.一种用于在中央控制器(10)和与其相连的分别带有至少一个被称为FPGA(5.1；5.2.1-5.2.n)的可自由编程模块的硬件组件之间传输带有分级的硬件架构的CT-探测器(5)的寄存器内容的方法，其中所述FPGA(5.1；5.2.1-5.2.n)被划分为至少两个层级(I，II)，并且在连续发生的CT-探测器(5)的读取期间，循环地超过一个层级执行寄存器内容的写入过程和读出过程，并且相对于读取非同步地在中央控制器(10)和FPGA(5.1；5.2.1-5.2.n)的第一层级(I)之间执行写入指令和读出指令，其特征在于：1.1所述第一层级(I)通过控制单元(5.1)构成，其包括用于位于更低层分级的FPGA(5.2.1-5.2.n)的被读出的寄存器内容的寄存器表(5.1.1)和用于待写入的寄存器内容的寄存器(5.1.2)，1.2通过每一次新的读取，将分别在先前的读取期间从中央控制器(10)到达控制单元(5.1)的、位于更低分级的FPGA(5.2.1-5.2.n)的新的寄存器内容传送到下一个层级(II)，1.3通过每一次新的读取，将所有位于更低层分级的FPGA(5.2.1-5.2.n)的寄存器内容更新地记录在控制单元(5.1)的寄存器表(5.1.1)中，并且1.4在由中央控制器(10)非同步传达读出指令的情况下，仅仅从寄存器表(5.1.1)中读出寄存器内容。2.根据权利要求1所述的方法，其特征在于：2.1FPGA(5.2.1-5.2.n，5.3.1-5.3.m)被至少划分为三个层级(I，II，III)，具有介于第一和最后层级之间的至少一个中间层级(II)，2.2在所述至少一个中间层级(II)中，分别在至少一个中间寄存器上写入分别位于更低层分级的FPGA(5.3.1-5.3.m)的寄存器内容，并且每次读取时被传输到下一个更低的层级(III)，和另外2.3分别在中间寄存器表(5.2.2.1，5.2.3.1)中，在每次读取时重新记录位于更低分级的FPGA(5.3.1-5.3.m)的读出的寄存器内容，并且每次读取时传输到下一个更高的层级(II)。3.根据上述权利要求1所述的方法，其特征在于，在每次读取期间分别进行毗邻的层级(I，II，III)的寄存器内容的双向传输。4.根据上述权利要求1至3中任一项所述的方法，其特征在于，在每个寄存器表(5.1.1)中备份有所有相连的并且位于更低层分级的FPGA(5.2.1-5.2.n，5.3.1-5.3.m)的寄存器内容。5.根据上述权利要求2所述的方法，其特征在于，在每个中间寄存器表(5.2.2.1，5.2.3.1)中备份有所有相连的并且位于更低层分级的FPGA(5.3.1-5.3.m)的寄存器内容。6.一种CT-系统(1)的CT-探测器(5)，由中央控...

【专利技术属性】
技术研发人员：K盖斯林格，A格拉夫，E戈茨，S哈特曼，
申请(专利权)人：西门子公司，
类型：发明
国别省市：德国;DE