用于检验数字乘法器的方法和装置制造方法及图纸

技术编号:10313760 阅读:153 留言:0更新日期:2014-08-13 16:05
本发明专利技术涉及用于检验数字乘法器的方法和装置。公开了用于计算误差信号的方法,其中误差信号被确定为总对数和乘积对数的差值,乘积对数被确定为由第一乘法装置所确定的乘积的绝对值的对数,其特征在于,总对数被确定为第一指数和第二指数以及尾数对数的总和,尾数对数被确定为尾数乘积的绝对值的对数,尾数乘积被确定为第一近似的标准化的尾数和第二近似的标准化的尾数的乘积,第一近似的标准化的尾数被确定为第一因数的浮点表示相对于底的标准化的尾数的近似,第一指数是在第一因数的浮点表示中属于底的指数,以及第二近似的标准化的尾数被确定为第二因数的浮点表示相对于底的近似的标准化的尾数,第二指数是在第二因数的浮点表示中属于底的指数。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及用于检验数字乘法器的方法和装置。公开了用于计算误差信号的方法,其中误差信号被确定为总对数和乘积对数的差值,乘积对数被确定为由第一乘法装置所确定的乘积的绝对值的对数,其特征在于,总对数被确定为第一指数和第二指数以及尾数对数的总和,尾数对数被确定为尾数乘积的绝对值的对数,尾数乘积被确定为第一近似的标准化的尾数和第二近似的标准化的尾数的乘积,第一近似的标准化的尾数被确定为第一因数的浮点表示相对于底的标准化的尾数的近似,第一指数是在第一因数的浮点表示中属于底的指数,以及第二近似的标准化的尾数被确定为第二因数的浮点表示相对于底的近似的标准化的尾数,第二指数是在第二因数的浮点表示中属于底的指数。【专利说明】用于检验数字乘法器的方法和装置
技术介绍
由于变得更小的ASIC结构和下降的运行电压,数字电子设备中的瞬时错误是增加的挑战。当在安全关键的系统中使用时,不仅瞬时错误而且永久错误必须被识别。数字乘法器或平方器是很多电子电路的组成部分并且因此必须进行两类错误的检验。为了使乘法器或平方器得到保障,多种方法是可能的。一种可能的方案基于冗余:多次(或者时间上连续地或者并行地在多个本文档来自技高网...

【技术保护点】
用于计算误差信号(e)的方法,所述方法能够实现第一因数(X)和第二因数(Y)的由第一乘法装置(100)所确定的乘积(Z)的正确性的诊断,其中所述误差信号(e)借助差分装置(207)被确定为总对数(S)和乘积对数(P)的差值,其中所述乘积对数(P)借助第一取对数装置(205)被确定为由所述第一乘法装置(100)所确定的乘积(Z)的绝对值的对数,其特征在于,所述总对数(S)由加法装置(208)被确定为第一指数(XShift)和第二指数(YShift)以及尾数对数(L)的总和,其中所述尾数对数(L)借助第二取对数装置(204)被确定为尾数乘积(W)的绝对值的对数,其中所述尾数乘积(W)借助第二乘法装...

【技术特征摘要】
...

【专利技术属性】
技术研发人员:A乌尔
申请(专利权)人:罗伯特·博世有限公司
类型:发明
国别省市:德国;DE

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1