像素结构及显示面板制造技术

本发明专利技术提供一种像素结构与显示面板，其使用绝缘凸块搭配漏极的延伸部或单层导电凸块作为像素电极与漏极的电性连接结构，而不需于钝化层形成接触洞，因此可以大幅提高开口率与解析度。

【技术实现步骤摘要】

本专利技术关于一种像素结构及显示面板，尤指一种利用凸块结构作为薄膜晶体管元件的漏极与像素电极之间的电性连接结构的像素结构及显示面板。
技术介绍
一般而言，显示面板包括多个像素结构，且各像素结构包括薄膜晶体管元件、储存电容以及像素电极等元件。在现有显示面板中，薄膜晶体管元件上会覆盖一钝化层，以保护薄膜晶体管元件。由于像素电极必须与薄膜晶体管元件的漏极电性连接，因此钝化层必须具有一接触洞暴露出漏极，而像素电极会填入接触洞内并与漏极接触。然而，考量到制程极限与对位偏差，接触洞的尺寸至少必须在20微米至25微米之间，甚至更大，因此会造成开口率的牺牲，特别是在小尺寸显示面板上，接触洞的设置将使得开口率与解析度无法进一步提高。
技术实现思路
本专利技术的目的之一在于提供一种像素结构及显示面板，以提升开口率及解析度。 本专利技术的一实施例提供一种像素结构，包括一第一基板、一薄膜晶体管元件、一第一绝缘凸块、一第一介电薄膜、一钝化层以及一第一电极。薄膜晶体管元件设置于第一基板上，且薄膜晶体管元件包括一栅极、一主动层、一栅极绝缘层、一源极以及一漏极。第一绝缘凸块设置于第一基板上，其中第一绝缘凸块具有一侧壁以及一上表面，且漏极至少覆盖第一绝缘凸块的侧壁的一部分与上表面的一部分。第一介电薄膜设置于第一基板上，其中第一介电薄膜覆盖薄膜晶体管元件并暴露出漏极的一部分。钝化层设置于第一介电薄膜上，其中钝化层与第一介电薄膜至少部分暴露出位于第一绝缘凸块的上表面上的漏极。第一电极设置于钝化层上并与钝化层所暴露出的漏极电性连接。 本专利技术的另一实施例提供一种显示面板，包括上述像素结构、一第二基板与第一基板相对设置，以及一显示介质层设置于第一基板与第二基板之间。 本专利技术的又一实施例提供一种像素结构，包括一第一基板、一薄膜晶体管元件、一第一单层导电凸块、一第一介电薄膜、一钝化层以及一第一电极。薄膜晶体管元件设置于第一基板上，且薄膜晶体管元件包括一栅极、一主动层、一栅极绝缘层、一源极以及一漏极。第一单层导电凸块设置于第一基板上，其中第一单层导电凸块具有一侧壁、一下表面以及一上表面，且第一单层导电凸块与漏极电性连接。第一介电薄膜设置于第一基板上，其中第一介电薄膜覆盖薄膜晶体管元件并部分暴露出第一单层导电凸块。钝化层设置于第一介电薄膜上，其中钝化层至少部分暴露出第一单层导电凸块。第一电极设置于钝化层上并与钝化层所暴露出的第一单层导电凸块电性连接。 本专利技术的再一实施例提供一种显示面板，包括上述像素结构、一第二基板与第一基板相对设置，以及一显示介质层设置于第一基板与第二基板之间。 本专利技术的像素结构与显示面板使用绝缘凸块搭配漏极的延伸部或单层导电凸块作为像素电极与漏极的电性连接结构，而不需于钝化层形成接触洞，因此可以大幅提高开口率与解析度。 附图说明 图1至图6绘示了本专利技术的第一实施例的像素结构的制作方法示意图； 图7绘示了本专利技术的第一实施例的显示面板的示意图； 图8绘示了本专利技术的第一实施例的第一变化实施例的像素结构的示意图； 图9绘示了本专利技术的第一实施例的第一变化实施例的显示面板的示意图； 图10绘示了本专利技术的第一实施例的第二变化实施例的像素结构的上视示意图，图11为沿图10的A-A’剖线绘示的像素结构的剖面示意图； 图12绘示了本专利技术的第一实施例的第二变化实施例的显示面板的示意图； 图13绘示了本专利技术的第一实施例的第三变化实施例的像素结构的示意图； 图14绘示了本专利技术的第一实施例的第三变化实施例的显示面板的示意图； 图15绘示了本专利技术的第二实施例的像素结构的示意图； 图16绘示了本专利技术的第二实施例的显示面板的示意图； 图17绘示了本专利技术的第二实施例的第一变化实施例的像素结构的示意图； 图18绘示了本专利技术的第二实施例的第一变化实施例的显示面板的示意图； 图19绘示了本专利技术的第二实施例的第二变化实施例的像素结构的示意图； 图20绘示了本专利技术的第二实施例的第二变化实施例的显示面板的示意图。 其中，附图标记： 10  第一基板 12  第一图案化导电层 G   栅极 GL  栅极线 GI  栅极绝缘层 CH  主动层 14  重掺杂半导体层 16  第一绝缘凸块 16S 侧壁 16T 上表面 16B 下表面 18  第二图案化导电层 S   源极 D   漏极 DL  数据线 TFT 薄膜晶体管元件 20  第一介电薄膜 22  钝化层 22T 上表面 24  第一电极 30  像素结构 50  显示面板 40  第二基板 42  显示介质层 43  遮光图案 44  第二电极 46  主间隔物 48  副间隔物 27  触控元件 29  绝缘层 31  像素结构 22A 凹陷部 51  显示面板 32  像素结构 CL  共通线 XL  连接线 26  第二电极 28  第二介电薄膜 24B 分支电极 24S 狭缝 52  显示面板 33  像素结构 17  第二绝缘凸块 17S 侧壁 17T 上表面 17B 下表面 53  显示面板 70  像素结构 61  第一单层导电凸块 61S 侧壁 61B 下表面 61T 上表面 D1  侧表面 80本文档来自技高网...

【技术保护点】
一种像素结构，其特征在于，包括：一第一基板；一薄膜晶体管元件，设置于该第一基板上，该薄膜晶体管元件包括一栅极、一主动层、一栅极绝缘层、一源极以及一漏极；一第一绝缘凸块，设置于该第一基板上，其中该第一绝缘凸块具有一侧壁以及一上表面，且该漏极至少覆盖该第一绝缘凸块的该侧壁的一部分与该上表面的一部分；一第一介电薄膜，设置于该第一基板上，其中该第一介电薄膜覆盖该薄膜晶体管元件并暴露出该漏极的一部分；一钝化层，设置于该第一介电薄膜上，其中该钝化层与该第一介电薄膜至少部分暴露出位于该第一绝缘凸块的该上表面上的该漏极；以及一第一电极，设置于该钝化层上并与该钝化层所暴露出的该漏极电性连接。

【技术特征摘要】
2014.03.28 TW 1031118171.一种像素结构，其特征在于，包括：
一第一基板；
一薄膜晶体管元件，设置于该第一基板上，该薄膜晶体管元件包括一栅极、
一主动层、一栅极绝缘层、一源极以及一漏极；
一第一绝缘凸块，设置于该第一基板上，其中该第一绝缘凸块具有一侧壁
以及一上表面，且该漏极至少覆盖该第一绝缘凸块的该侧壁的一部分与该上表
面的一部分；
一第一介电薄膜，设置于该第一基板上，其中该第一介电薄膜覆盖该薄膜
晶体管元件并暴露出该漏极的一部分；
一钝化层，设置于该第一介电薄膜上，其中该钝化层与该第一介电薄膜至
少部分暴露出位于该第一绝缘凸块的该上表面上的该漏极；以及
一第一电极，设置于该钝化层上并与该钝化层所暴露出的该漏极电性连
接。
2.根据权利要求1所述的像素结构，其特征在于，该第一介电薄膜更至
少覆盖该第一绝缘凸块的该侧壁的一部分，且该第一绝缘凸块与该栅极绝缘层
接触。
3.根据权利要求1所述的像素结构，其特征在于，另包括：
一共通线，设置于该第一基板上；
一连接线，与该共通线电性连接，其中该连接线至少覆盖该第一绝缘凸块
的该侧壁的一部分与该上表面的一部分，该第一介电薄膜与该钝化层至少暴露
出位于该第一绝缘凸块的该上表面的该连接线，且该连接线与该漏极电性隔
离；
一第二电极，设置于该钝化层上并与该第一介电薄膜与该钝化层所暴露出
的该连接线电性连接；以及
一第二介电薄膜，设置于该第一电极与该第二电极之间，用以隔绝该第一
电极与该第二电极。
4.根据权利要求1所述的像素结构，其特征在于，该钝化层包括一彩色
滤光层或一有机介电层。
5.根据权利要求1所述的像素结构，其特征在于，另包括：
一第二绝缘凸块，设置于该第一基板上，其中该第二绝缘凸块具有一侧壁
以及一上表面；
一共通线，设置于该第一基板上；
一连接线，与该共通线电性连接，其中该连接线至少覆盖该第二绝缘凸块
的该侧壁的一部分与该上表面的一部分，该第一介电薄膜与该钝化层至少暴露
出位于该第二绝缘凸块的该上表面上的该连接线；
一第二电极，设置于该钝化层上并与该第一介电薄膜与该钝化层所暴露出
的该连接线电性连接；以及
一第二介电薄膜，设置于该第一电极与该第二电极之间，用以隔绝该第一
电极与该第二电极。
6.根据权利要求5所述的像素结构，其特征在于，该第一绝缘凸块与该
第二绝缘凸块实质上具有相等的高度。
7.一种显示面板，其特征在于，包括：
如权利要求1所述的该像素结构；
一第二基板，与该第一基板相对设置；以及
一显示介质层，设置于该第一基板与该第二基板之间。
8.根据权利要求7所述的显示面板，其特征在于，另包括：
一主间隔物，设置于该第一基板与该第二基板之间；以及
一副间隔物，设置于该第二基板上；
其中该主间隔物与该副间隔物实质上具有相同的高度，该钝化层的一上表
面低于该第一绝缘凸块的该上表面，且该主间隔物对应于该第一绝缘凸块设
置。
9.根据权利要求7所述的显示面板，其特征在于，另包括：
一主间隔物，设置于该第一基板与该第二基板之间；以及
一副间隔物，设置于该第二基板上；
其中该主间隔物与该副间隔物实质上具有相同的高度，该钝化层的一上表
面高于该第一绝缘凸块的该上表面，且该副...

【专利技术属性】
技术研发人员：张吉和，李锡烈，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71