【技术实现步骤摘要】
—种减小AC耦合电容PAD对高速串行信号传输影响的方法
本专利技术涉及电子领域、PCB LAYOUT设计及仿真领域，尤其涉及一种减小AC耦合电容PAD对高速串行信号传输影响的方法。
技术介绍
随着信号的传输速度越来越快，新一代的QPI和PCIE3.0高达8Gpbs，FDR总线更是高达14Gbps。FDR总线作为目前高速交换机的一种总线技术，涉及的大多是跨板互联系统，传输距离较长。总线设计对插入损耗，回波损耗指标要求很高。MELLAN0X芯片厂家提供的FDR信号质量判断标准标注在7Ghz频点前，插入损耗(IL)大于等于-25.03dB，回波损耗(RL)小于-10 dB。而多板互联系统一般需要经过主板，背板，子板等多个板卡，总链路长度可能高达十多英寸。在多板互联中，FDR信号需经过发送，接收端芯片封装、过孔、AC耦合电容、连接器、传输线等多种损耗因素。在FDR总线设计中任何一个因素都要尽量达到信号完整性的最优设计，尽量减小串扰，反射，衰减等因素，才能实现整体链路的最优设计。高速串行差分信号对多板传输链路上的各种要素提出了更高的性能要求，包括器件封装、PAD的L...
【技术保护点】
一种减小AC耦合电容PAD对高速串行信号传输影响的方法，其特征在于，该方法通过对高速串行总线添加的AC耦合电容，选择小封装电容，使经过电容的FDR总线的线宽尽量接近PAD的宽度，能够减小从电容焊盘到传输线体电容结构改变带来的阻抗突变；同时，该方法对FDR总线经过AC耦合电容的焊盘做了挖空处理，使得在AC耦合电容处FDR总线阻抗保持不变。
【技术特征摘要】
1.一种减小AC耦合电容PAD对高速串行信号传输影响的方法，其特征在于，该方法通过对高速串行总线添加的AC耦合电容，选择小封装电容，使经过电容的FDR总线的线宽尽量接近PAD的宽度，能够减小从电容焊盘到传输线体电容结构改变带来的阻抗突变；同时，该方法对FDR总线经过AC耦合电容的焊盘做了挖空处理，使得在AC耦合电容处FDR总线阻抗保持不变。2.根据权利要求1所述的减小AC耦合电容PAD对高速串行信号传输影响的...
【专利技术属性】
技术研发人员：王素华，
申请(专利权)人：浪潮电子信息产业股份有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。