本发明专利技术涉及具有使用定标常数的可变节点更新器的LDPC解码器。计算与从多个可变节点中的一个转向多个校验节点中的一个相关联的第一消息，其中：(1)所述多个可变节点与所述多个校验节点之间的一个或多个连接被LDPC奇偶校验矩阵规定并且(2)定标常数被用来计算所述第一消息。计算与从所述多个校验节点中的一个转向所述多个可变节点中的一个相关联的第二消息，其中所述定标常数未被用来计算所述第二消息。
【技术实现步骤摘要】
具有使用定标常数的可变节点更新器的解码方法和解码系统相关申请的交叉引用本申请要求2013年2月4日提交的标题为MODIFIEDLDPCDECODERFORHARD-READNANDDEVICES的美国临时专利申请No.61/760,519(代理人案号No.LINKP131+)的优先权，其通过引用结合在本文中以用于所有目的。
技术介绍
低密度奇偶校验(LDPC)码被用来写入固态储存器并且从固态储存器读取，所述固态储存器(转而)被用在移动设备中。自然地，当移动设备从电池操作时，功率消耗对于包括LDPC解码器的所有部件来说是一个重要问题。节约功率的直截了当的方式是降低用来表示被LDPC解码器输入的软信息的位的数目。这直接地译成转而降低功率消耗的操作的数目的降低。遗憾的是，简单地降低位的数目能够引起显著的性能退化(例如，因为数值误差、舍入误差和/或饱和误差)。已降低了性能退化(尤其是在其中用来表示软信息的位的数目是相对小的系统中)的新的LDPC解码技术将是所希望的。例如，这将使得功率能够被节约而不牺牲太多性能。附图说明在以下具体实施方式和附图中公开了本专利技术的各种实施例。图1是图示了由低密度奇偶校验(LDPC)解码过程所使用的消息更新过程的实施例的流程图。图2是图示了具有使用定标常数的可变节点更新器的LDPC解码器的实施例的图。图3是图示了从可变节点发送到校验节点的消息的计算的数值示例的图。图4是图示了从校验节点发送到可变节点的消息的计算的数值示例的图。图5是图示了其中在可变节点更新状态期间更新的消息使用定标常数被更新的LDPC解码过程的实施例的流程图。图6是图示了包括具有使用定标常数的可变节点更新器的LDPC解码器的存储系统的实施例的图。图7是图示了用来确定在计算第一消息(例如，Qji)和/或Qj时使用的值的过程的实施例的流程图。图8是图示了由本文中所描述的技术所提供的性能改进的实施例的图表。具体实施方式能够以许多方式实现本专利技术，包括作为过程；装置；系统；物质的组成；在计算机可读存储介质上体现的计算机程序产品；和/或处理器，诸如配置成执行在耦合到处理器的存储器上存储和/或由耦合到处理器的存储器所提供的指令的处理器。在本说明书中，这些实施方式或本专利技术可以采取的其他任何形式可以被称为技术。一般而言，可以在本专利技术的范围内变更公开过程的步骤的顺序。除非另外陈述，否则诸如描述为被配置成执行任务的处理器或存储器之类的部件可以被实现为被临时地配置成在给定时间执行任务的通用部件或被制造成执行任务的特定部件。如本文所用的那样，术语“处理器”指的是被配置成处理数据的一个或多个设备、电路和/或处理核，所述数据诸如计算机程序指令。本专利技术的一个或多个实施例的具体描述连同图示本专利技术的原理的附图一起被提供在下面。关于这种实施例描述本专利技术，但本专利技术不限于任何实施例。本专利技术的范围仅由权利要求来限制，并且本专利技术包含许多替代方案、修改以及等同物。在以下描述中阐述了许多特定细节以便提供对本专利技术的彻底理解。这些细节被提供用于示例的目的并且可以在没有这些特定细节中的一些或全部的情况下根据权利要求来实践本专利技术。出于清楚的目的，与本专利技术相关的
内已知的技术材料没有被详细描述以便使得本专利技术被不必要地混淆。图1是图示了由低密度奇偶校验(LDPC)解码过程所使用的消息更新过程的实施例的流程图。在所示出的示例中，过程由LDPC解码器中的一个或多个部件来执行。在一些实施例中，所示出的消息更新过程由通信系统中的一个或多个部件来执行。在一些实施例中，所示出的消息更新过程由存储系统(例如，固态存储系统、NANDFlash存储系统和/或3DNAND存储系统)中的一个或多个部件来执行。在100处，与从多个可变节点中的一个转向多个校验节点中的一个相关联的第一消息被计算，其中：(1)所述多个可变节点与所述多个校验节点之间的一个或多个连接(connection)被LDPC奇偶校验矩阵规定并且(2)定标常数被用来计算第一消息。例如，如果第一消息被从第j个可变节点传递给第i个校验节点，则第一消息可以被称为Qji。在102处，与从所述多个校验节点中的一个转向所述多个可变节点中的一个相关联的第二消息被计算，其中定标常数未被用来计算第二消息。例如，如果第二消息被从第i个校验节点传递给第j个可变节点，则第二消息可以被称为Rij。注意，被与第二消息相关联的校验节点和可变节点未必是被与第一消息相关联的相同的校验节点和/或相同的可变节点。例如，在步骤100处生成的第一消息可以是从第一可变节点到第二校验节点(例如，Q12)以及在步骤102处生成的第二消息可以是从第三校验节点到第四可变节点(例如，R34)。取决于所使用的特定奇偶校验矩阵(H)，不同的校验节点将被连接到不同的可变节点。如果奇偶校验矩阵具有N列和M行，则N(m)是连接到校验节点m的可变节点的集合并且N(m)/n是除可变节点n之外连接到校验节点m的可变节点的集合。换句话说，N(m)/n是其中元素n被去除的集合N(m)。类似地，M(n)是连接到可变节点n的校验节点的集合并且M(n)/m是除校验节点m之外连接到可变节点n的校验节点的集合。以下图示出了包括执行来自图1的步骤100和102的部件的LDPC解码器的示例。图2是图示了具有使用定标常数的可变节点更新器的LDPC解码器的实施例的图。在一些实施例中，LDPC解码器200使用诸如现场可编程门阵列(FPGA)或专用集成电路(ASIC)之类的半导体器件来实现。在所示出的示例中，LDPC解码器200包括生成被与被从可变节点j发送到校验节点i相关联的消息(Qji)的可变节点更新器202。为了方便，这样的消息可以在本文中被称为“被从可变节点j发送到校验节点i的消息”。可变节点更新器202是执行图1中的步骤100的部件的一个示例。关于定标常数(α)，注意该定标常数被输入到可变节点更新器202，但未被输入到校验节点更新器206。换句话说，可变节点更新器202基于和/或使用定标常数来计算消息Qji，然而校验节点更新器206不在其计算(例如，针对Rij)中考虑定标常数。由可变节点更新器202执行以便生成消息Qji的计算的更具体描述在下面被更详细地描述。校验节点更新器206示出了执行图1中的步骤102的部件的一个示例。例如，被校验节点更新器206输出的消息Rij是在图1中的步骤102处生成的第二消息的示例。如上，为了方便，与被从校验节点i发送到可变节点j相关联的消息在本文中被称为“从校验节点i发送到可变节点j的消息”。由校验节点更新器206执行以便生成消息Rij的计算的更具体描述在下面被更详细地描述。在所示出的示例性LDPC解码器中，N个对数似然比(LLR)值的阵列或序列(即，L＝[L0,…,LN-1])被LDPC解码器200输入。例如，可以在存储系统中使用LDPC解码器200并且包含N个单元的页或段被从储存器读取。LLR值中的每一个都是软值，其中符号指示判定(例如，负号指示1而正号指示0)并且幅度(magnitude)指示与该判定相关联的必然性或似然(例如，较大幅度对应于相关判定中的更多必然性)。在所示出的示例中，固定数目的位(w)被用来表示被LDPC解码器200输入的每个LLR值。例如，如果w本文档来自技高网...
【技术保护点】
一种系统，包括：可变节点更新器，其被配置成计算与从多个可变节点中的一个转向多个校验节点中的一个相关联的第一消息，其中：(1)所述多个可变节点与所述多个校验节点之间的一个或多个连接被LDPC奇偶校验矩阵规定并且(2)定标常数被用来计算所述第一消息；以及校验节点更新器，其被配置成计算与从所述多个校验节点中的一个转向所述多个可变节点中的一个相关联的第二消息，其中所述定标常数未被用来计算所述第二消息。
【技术特征摘要】
2013.02.04 US 61/760,519;2013.11.18 US 14/083,1861.一种解码系统，包括：可变节点更新器，其被配置成计算与从多个可变节点中的一个转向多个校验节点中的一个相关联的第一消息，其中：(1)所述多个可变节点与所述多个校验节点之间的一个或多个连接被LDPC奇偶校验矩阵规定并且(2)定标常数被用来计算所述第一消息；以及校验节点更新器，其被配置成计算与从所述多个校验节点中的一个转向所述多个可变节点中的一个相关联的第二消息，其中所述定标常数未被用来计算所述第二消息，其中，所述可变节点更新器被配置成计算所述第一消息，包括通过：确定在计算所述第一消息时使用的所有对数似然比(LLR)值是否被保证为具有相同的幅度；以及在确定所有LLR值被保证为具有相同的幅度情况下：获得与所有LLR值被保证为具有相同的幅度相关联的存储的幅度；并且计算所述第一消息，包括通过选择适当的符号并且使用所存储的幅度。2.根据权利要求1所述的解码系统，其中所述解码系统使用半导体器件来实现，所述半导体器件包括下列中的一个或多个：现场可编程门阵列(FPGA)或专用集成电路(ASIC)。3.根据权利要求1所述的解码系统，其中所述解码系统被包括在下列中的一个或多个中：通信系统、固态存储系统、NANDFlash存储系统或3DNAND存储系统。4.根据权利要求1所述的解码系统，其进一步包括：码字更新器，其被配置成计算码字；以及校正子更新器，其被配置成至少部分地基于所述码字和奇偶校验矩阵来确定解码是否是成功的，其中在确定解码是成功的情况下，输出所述码字。5.根据权利要求1所述的解码系统，其进一步包括：读取阈值生成器，其被配置成生成与读取固态储存器相关联的一个或多个读取阈值；以及对数似然比(LLR)值生成器，其被配置成生成多个LLR值，其中所述可变节点更新器被进一步配置成基于所述多个LLR值中的至少一个来计算所述第一消息。6.一种解码方法，包括：使用处理器来计算与从多个可变节点中的一个转向多个校验节点中的一个相关联的第一消息，其中：(1)所述多个可变节点与所述多个校验节点之间的一个或多个连接被LDPC奇偶校验矩阵规定并且(2)定标常数被用来计算所述第一消息；以及使用处理器来计算与从所述多个校验节点中的一个转向所述多个可变节点中的一个相关联的第二消息，其中所述定标常数未被用来计算所述第二消息，其中使用所述处理器来计算所述第一消息包括：确定在计算所述第一消息时...
【专利技术属性】
技术研发人员：曾令琪，Q刁，J贝罗拉多，
申请(专利权)人：SK海尼克斯存储技术公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。