基于DSP和FPGA的伺服系统实时运动控制器及控制方法，涉及伺服系统运动控制领域。本发明专利技术是为了解决现有的运动控制器不能达到较高实时通信的问题。本发明专利技术所述的RS422与FPGA进行通信，时钟电路的输出端同时连接FPGA的输入端和DSP的输入端，DSP与内存空间配置模块进行通信，内存空间配置模块与FPGA进行通信，DA转换模块、DSP和FPGA通过EMIF数据总线进行数据交互，FPGA的输出端连接DA转换模块的输入端，DA转换模块的输出端连接电机的输入端，码盘信号接入电路的输出端连接FPGA的输入端，FPGA的输入或输出端连接电机控制端子驱动接口的输出或输入端。它可用于电机控制系统中。
【技术实现步骤摘要】
【专利摘要】基于DSP和FPGA的伺服系统实时运动控制器及控制方法，涉及伺服系统运动控制领域。本专利技术是为了解决现有的运动控制器不能达到较高实时通信的问题。本专利技术所述的RS422与FPGA进行通信，时钟电路的输出端同时连接FPGA的输入端和DSP的输入端，DSP与内存空间配置模块进行通信，内存空间配置模块与FPGA进行通信，DA转换模块、DSP和FPGA通过EMIF数据总线进行数据交互，FPGA的输出端连接DA转换模块的输入端，DA转换模块的输出端连接电机的输入端，码盘信号接入电路的输出端连接FPGA的输入端，FPGA的输入或输出端连接电机控制端子驱动接口的输出或输入端。它可用于电机控制系统中。【专利说明】基于DSP和FPGA的伺服系统实时运动控制器及控制方法
本专利技术涉及一种基于DSP和FPGA的伺服系统实时运动控制器及控制方法。属于伺服系统运动控制领域。
技术介绍
随着运动控制技术的不断进步和完善，运动控制器作为一个独立的工业自动化控制类产品，已经广泛应用于越来越多的产业领域，尤其在自动化控制领域更是占有主导地位。作为一种控制装置，运动控制器以中央逻辑控制单元为核心，以传感器为信号敏感元件，以电机或动力装置和执行单元为控制对象。它的主要任务是根据运动控制的要求和传感器件的信号进行必要的逻辑、数学运算，为电机或其它动力和执行装置提供正确的控制信号。伺服系统又称随动系统，是用来精确地跟随或复现某个过程的反馈控制系统。随着生产力的不断发展，要求伺服系统向高精度、高速度、大功率方向发展，这就对其控制器提出了要求。有些伺服系统中，运动控制器需要实时的进行伺服控制，这需要以DSP和FPGA作为核心处理器，充分利用DSP高速精确和FPGA灵活的优势对控制器进行优化。
技术实现思路
本专利技术是为了解决现有的运动控制器不能达到较高实时通信的问题。现提供基于DSP和FPGA的伺服系统实时运动控制器及控制方法。基于DSP和FPGA的伺服系统实时运动控制器，它包括FPGA、DSP、电机、时钟电路、DA转换模块、码盘信号接入电路、内存空间配置模块、RS422通信接口和电机控制端子驱动接口，所述RS422通信接口的数据信号输入或输出端连接FPGA的数据信号输出或输入端，时钟电路的时钟信号输出端同时连接FPGA的时钟信号输入端和DSP的时钟信号输入端，DSP通过EMIF数据总线与内存空间配置模块进行数据交互，内存空间配置模块的内存空间配置信号输入或输出端连接FPGA的内存空间配置信号输出或输入端，DA转换模块、DSP和FPGA通过EMIF数据总线进行数据交互，FPGA的数字信号输出端连接DA转换模块的数字信号输入端，DA转换模块的模拟信号输出端连接电机的模拟信号输入端，码盘信号接入电路的电机码盘信号输出端连接FPGA的电机码盘信号输入端，FPGA的驱动信号输入或输出端连接电机控制端子驱动接口的驱动信号输出或输入端。基于DSP和FPGA的伺服系统实时运动控制器实现的控制方法，该方法包括以下步骤:步骤一、上位机通过RS422通信接口发送指令给FPGA7，同时，FPGA7接收电机控制端子驱动接口的采集信号；并择一执行步骤二或步骤三；步骤二、FPGA将接收到的指令通过DSP的外部存储器接口 EMIF数据总线传输给DSP,由DSP进行处理指令并将处理结果通过EMIF数据总线送至内存空间配置模块，同时，FFPGA7与内存空间配置模块4进行通信；DA转换模块通过EMIF数据总线接收DSP的数字信号进行数模转换得到电压模拟信号，以此控制电机，执行步骤四；步骤三、DA转换模块将FPGA接收电机控制端子驱动接口的驱动信号进行数模转换后对电机进行控制，执行步骤四；步骤四、采用码盘信号接入电路接收电机码盘的信号后转换为TTL电平信号接入到FPGA中，DSP按照时钟电路内的时钟信号定时通过EMIF总线读取FPGA中缓存的码盘信息并对数据进行处理，DSP处理后的数据传给FPGA，FPGA接收到的信号通过RS422通信接口回传给上位机。本专利技术利用DSP和串口丰富FPGA与外部进行通信，二者之间通过DSP的EMIF总线进行通信且共同组成运动控制器的核心处理器，RS422通信接口将上位机命令传递给核心处理器，核心处理器的命令信号经过DA转换模块后得到模拟电压，用它来控制电机；电机码盘信号接入电路将电机的码盘信息传递给处理器，由DSP进行处理并发出控制信号，同时FPGA与电机控制端子驱动接口通信，组成控制回路。运动控制器作为下位机通过RS422通信接口高速接收上位机位置指令信息，实现了运动控制器实时通信的功能，同比现有的运动控制器实时通信的效率快了一倍以上。它可用于电机控制系统中。【专利附图】【附图说明】图1为【具体实施方式】一所述的基于DSP和FPGA的伺服系统实时运动控制器的原理示意图，图2为【具体实施方式】二所述的DA转换模块的原理示意图，图3为【具体实施方式】三所述的时钟电路的原理示意图，图4为【具体实施方式】四所述的4路模拟开关的原理示意图，图5为【具体实施方式】五所述的码盘信号接入电路的原理示意图，图6为【具体实施方式】六所述的内存空间配置模块的原理不意图，图7为【具体实施方式】七所述的RS422通信接口的原理示意图，图8为【具体实施方式】八所述的电机控制端子驱动接口的原理示意图。【具体实施方式】【具体实施方式】一:参照图1具体说明本实施方式，本实施方式所述的基于DSP和FPGA的伺服系统实时运动控制器，它包括FPGA7、DSP8、电机9、时钟电路1、DA转换模块2、码盘信号接入电路3、内存空间配置模块4、RS422通信接口 5和电机控制端子驱动接口 6，所述RS422通信接口 5的数据信号输入或输出端连接FPGA7的数据信号输出或输入端，时钟电路I的时钟信号输出端同时连接FPGA7的时钟信号输入端和DSP8的时钟信号输入端，DSP8通过EMIF数据总线与内存空间配置模块4进行数据交互，内存空间配置模块4的内存空间配置信号输入或输出端连接FPGA7的内存空间配置信号输出或输入端，DA转换模块2、DSP8和FPGA7通过EMIF数据总线进行数据交互，FPGA7的数字信号输出端连接DA转换模块2的数字信号输入端，DA转换模块2的模拟信号输出端连接电机9的模拟信号输入端，码盘信号接入电路3的电机码盘信号输出端连接FPGA7的电机码盘信号输入端，FPGA7的驱动信号输入或输出端连接电机控制端子驱动接口 6的驱动信号输出或输入端。【具体实施方式】二:参照图2具体说明本实施方式，本实施方式与【具体实施方式】一所述的基于DSP和FPGA的伺服系统实时运动控制器的不同点在于，DA转换模块2包括4路DA转换芯片2-1、4路DA 二次输出缓存区2-2、4路模拟开关2_3和4路电机控制电压2_4，所述4路DA转换芯片2-1、DSP8和FPGA7通过EMIF数据总线进行数据交互，FPGA7的数字信号输出端同时连接4路DA转换芯片2-1的数字信号输入端和4路模拟开关2-3的数字信号输入端，4路DA转换芯片2-1的缓存信号输出端连接4路DA 二次输出缓存区2-2的缓存信号输入端，4路DA 二次输出缓存区2-2的模拟信号输出端连接4路模拟开关2-3的模拟信号输入端本文档来自技高网...
【技术保护点】
基于DSP和FPGA的伺服系统实时运动控制器，其特征在于，它包括FPGA(7)、DSP(8)、电机(9)、时钟电路(1)、DA转换模块(2)、码盘信号接入电路(3)、内存空间配置模块(4)、RS422通信接口(5)和电机控制端子驱动接口(6)，所述RS422通信接口(5)的数据信号输入或输出端连接FPGA(7)的数据信号输出或输入端，时钟电路(1)的时钟信号输出端同时连接FPGA(7)的时钟信号输入端和DSP(8)的时钟信号输入端，DSP(8)通过EMIF数据总线与内存空间配置模块(4)进行数据交互，内存空间配置模块(4)的内存空间配置信号输入或输出端连接FPGA(7)的内存空间配置信号输出或输入端，DA转换模块(2)、DSP(8)和FPGA(7)通过EMIF数据总线进行数据交互，FPGA(7)的数字信号输出端连接DA转换模块(2)的数字信号输入端，DA转换模块(2)的模拟信号输出端连接电机(9)的模拟信号输入端，码盘信号接入电路(3)的电机码盘信号输出端连接FPGA(7)的电机码盘信号输入端，FPGA(7)的驱动信号输入或输出端连接电机控制端子驱动接口(6)的驱动信号输出或输入端。
【技术特征摘要】
【专利技术属性】
技术研发人员：薛红琳，吴钊君，王强，张之万，罗晶，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：黑龙江;23
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。