含FinFET的SRAM单元制造技术

本发明专利技术是含FinFET的SRAM单元。一种静态随机存储器(SRAM)包括第一上拉鳍式场效应晶体管(FinFET)和第二上拉FinFET，以及与所述第一上拉FinFET和所述第二上拉FinFET形成交叉锁存的反相器的第一下拉FinFET和第二下拉FinFET。第一传输门FinFET连接至第一上拉FinFET和第一下拉FinFET的漏极。第二传输门FinFET连接至第二上拉FinFET和第二下拉FinFET的漏极，其中，第一和第二传输门FinFET是P型FinFET。P阱区位于SRAM单元的中心区以及第一和第二下拉FinFET的下面。第一和第二N阱区位于P阱区的相对侧。

【技术实现步骤摘要】
含FinFET的SRAM单元相关申请的交叉引用本申请涉及下列于2012年11月30日提交的第13691187号标题为“含FinFET的SRAM单元”(代理案号TSM12-1032)的共同转让的专利申请，其全部内容结合于此作为参考。
本专利技术涉及半导体领域，更具体地，涉及含FinFET的SRAM单元。
技术介绍
静态随机存储器(SRAM)通常用于集成电路。SRAM单元具有无需刷新就能保持数据的有益特征。随着对集成电路速度的要求越来越高，SRAM单元的读取速度和写入速度变得更为重要。
技术实现思路
为解决上述问题，本专利技术提供了一种静态随机存储器(SRAM)单元，包括：第一上拉鳍式场效应晶体管(FinFET)和第二上拉FinFET；第一下拉FinFET和第二下拉FinFET，与第一上拉FinFET和第二上拉FinFET形成交叉锁存的反相器；第一传输门FinFET，连接至第一上拉FinFET和第一下拉FinFET的漏极；第二传输门FinFET，连接至第二上拉FinFET和第二下拉FinFET的漏极，其中，第一传输门FinFET和第二传输门FinFET是P型FinFET；P阱区，位于SRAM单元的中心区中且位于第一下拉FinFET和第二下拉FinFET的下方；以及第一N阱区和第二N阱区，位于P阱区的相对侧。该SRAM单元进一步包括长接触插塞，长接触插塞的纵向平行于第一传输门FinFET的半导体鳍的纵向，其中，长接触插塞使第一上拉FinFET的漏极区与第一下拉FinFET的漏极区互连。该SRAM单元进一步包括对接接触插塞，对接接触插塞将长接触插塞连接至第二下拉FinFET的栅电极。其中，第一上拉FinFET和第一传输门FinFET的栅电极互连，以形成连续的栅电极长条，并且连续的栅电极长条延伸进入P阱区和第一N阱区。其中，第一下拉FinFET是单鳍FinFET，而第一上拉FinFET和第一传输门FinFET是多鳍FinFET。其中，第一下拉FinFET、第一上拉FinFET和第一传输门FinFET是单鳍FinFET。其中，第一上拉FinFET和第一传输门FinFET的源极区和漏极区包括外延区，并且外延区包括硅锗。此外，还提供了一种静态随机存储器(SRAM)单元，包括：P阱区，位于SRAM单元中；第一N阱区和第二N阱区，位于P阱区的相对侧；第一半导体鳍，位于第一N阱区中；第二半导体鳍，位于P阱区中；第一栅电极，位于第一N阱区中，第一栅电极跨过第一半导体鳍以形成第一传输门场效应晶体管(FinFET)；以及第二栅电极，延伸进入第一N阱区和P阱区，第二栅电极与第一半导体鳍一起形成第一上拉FinFET，并与第二半导体鳍一起形成第一下拉FinFET。该SRAM单元进一步包括长接触插塞，长接触插塞将第一半导体鳍连接至第二半导体鳍，长接触插塞位于第一栅电极和第二栅电极之间且纵向平行于第一栅电极和第二栅电极。该SRAM单元进一步包括：第三半导体鳍，位于第一N阱区中，第三半导体鳍与第二栅电极一起形成第二上拉FinFET；以及第三栅电极，位于第一N阱区中，第三栅电极与第三半导体鳍一起形成第二传输门FinFET。其中，第二上拉FinFET和第二传输门FinFET是单鳍FinFET。其中，第一上拉FinFET和第一传输门FinFET是多鳍FinFET。其中，第一下拉FinFET是单鳍FinFET。其中，第一上拉FinFET和第一传输门FinFET的源极区和漏极区包括外延区，并且外延区包括硅锗。此外，还提供了一种静态随机存储器(SRAM)单元，包括：第一上拉鳍式场效应晶体管(FinFET)和第二上拉FinFET；第一下拉FinFET和第二下拉FinFET，与第一上拉FinFET和第二上拉FinFET形成交叉锁存的反相器；第一传输门FinFET，连接至第一上拉FinFET和第一下拉FinFET的第一漏极；第二传输门FinFET，连接至第二上拉FinFET和第二下拉FinFET的第二漏极，其中，第一传输门FinFET和第二传输门FinFET是P型FinFET；第三上拉FinFET，其栅极连接至第二上拉FinFET和第二下拉FinFET的栅极；第三传输门FinFET，与第三上拉FinFET级联；P阱区，位于第一下拉FinFET和第二下拉FinFET下方；以及第一N阱区和第二N阱区，位于P阱区的相对侧，其中，第一上拉FinFET和第一传输门FinFET位于第一N阱区中，并且第二上拉FinFET和第三上拉FinFET以及第二传输门FinFET和第三传输门FinFET位于第二N阱区中。其中，第一传输门FinFET、第二传输门FinFET和第三传输门FinFET以及第一上拉FinFET、第二上拉FinFET和第三上拉FinFET是P型FinFET。其中，第三上拉FinFET和第三传输门FinFET形成SRAM单元的读取端口，并且第三传输门FinFET的栅极连接至读取字线。其中，第一下拉FinFET是单鳍FinFET，而第一上拉FinFET和第一传输门FinFET是多鳍FinFET。其中，第一下拉FinFET、第一上拉FinFET和第一传输门FinFET是单鳍FinFET。其中，第一上拉FinFET和第一传输门FinFET的源极区和漏极区包括外延区，并且外延区包括硅锗。附图说明为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中：图1和图2示出了根据示例性实施例的静态随机存储器(SRAM)单元的电路图；图3示出了鳍式场效应晶体管(FinFET)的透视图；图4示出了表明SRAM单元的层的示意截面图；图5-图8示出了根据不同实施例的一些示例性SRAM单元的布局；图9示出了根据示例性实施例的双端口SRAM单元的电路图；以及图10示出了根据示例性实施例的图9中的双端口SRAM单元的布局。具体实施方式下面，详细讨论本专利技术各实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本专利技术的具体方式，而不用于限制本专利技术的范围。根据不同示例性实施例，提供了静态随机存储器(SRAM)单元。讨论了实施例的变化。在所有不同的图和讨论的实施例中，相同的参考标号用于表示相同的元件。图1示出了根据一些实施例的SRAM单元10的电路图。SRAM单元10包括通道栅传输门晶体管PG-1和PG-2、上拉晶体管PU-1和PU-2(P型金属氧化物半导体(PMOS)晶体管)以及下拉晶体管PD-1和PD-2(N型金属氧化物半导体(NMOS)晶体管)。根据一些实施例，通道栅传输门晶体管PG-1和PG-2是P型晶体管。通道栅传输门晶体管PG-1和PG-2的栅极连接至并受控于字线WL，而字线WL用于确定是否选择SRAM单元10。由上拉晶体管PU-1和PU-2以及下拉晶体管PD-1和PD-2形成的锁存器用于存储位元(比特)，其中，位元的互补值存储在存储节点110和112中。通过位线(BL)和位线条(BLB，bit-linebar，反向位线)可以将存储的位元写入SRAM单元10中或从SRAM单元10中读取，其中，BL和BLB可以携带互补的位线信号。由具有正电源电压(也可表示为Vdd)的正电源节点Vdd为SR本文档来自技高网...

【技术保护点】
一种静态随机存储器(SRAM)单元，包括：第一上拉鳍式场效应晶体管(FinFET)和第二上拉FinFET；第一下拉FinFET和第二下拉FinFET，与所述第一上拉FinFET和所述第二上拉FinFET形成交叉锁存的反相器；第一传输门FinFET，连接至所述第一上拉FinFET和所述第一下拉FinFET的漏极；第二传输门FinFET，连接至所述第二上拉FinFET和所述第二下拉FinFET的漏极，其中，所述第一传输门FinFET和所述第二传输门FinFET是P型FinFET；P阱区，位于所述SRAM单元的中心区中且位于所述第一下拉FinFET和所述第二下拉FinFET的下方；以及第一N阱区和第二N阱区，位于所述P阱区的相对侧。

【技术特征摘要】
2012.11.30 US 13/691,1871.一种静态随机存储器SRAM单元，包括：第一上拉鳍式场效应晶体管FinFET和第二上拉FinFET；第一下拉FinFET和第二下拉FinFET，与所述第一上拉FinFET和所述第二上拉FinFET形成交叉锁存的反相器；第一传输门FinFET，连接至所述第一上拉FinFET和所述第一下拉FinFET的漏极；第二传输门FinFET，连接至所述第二上拉FinFET和所述第二下拉FinFET的漏极，其中，所述第一传输门FinFET和所述第二传输门FinFET是P型FinFET；P阱区，位于所述SRAM单元的中心区中且位于所述第一下拉FinFET和所述第二下拉FinFET的下方；以及第一N阱区和第二N阱区，位于所述P阱区的相对侧。2.根据权利要求1所述的SRAM单元，进一步包括长接触插塞，所述长接触插塞的纵向平行于所述第一传输门FinFET的半导体鳍的纵向，其中，所述长接触插塞使所述第一上拉FinFET的漏极区与所述第一下拉FinFET的漏极区互连。3.根据权利要求2所述的SRAM单元，进一步包括对接接触插塞，所述对接接触插塞将所述长接触插塞连接至所述第二下拉FinFET的栅电极。4.根据权利要求1所述的SRAM单元，其中，所述第一上拉FinFET和所述第一传输门FinFET的栅电极互连，以形成连续的栅电极长条，并且所述连续的栅电极长条延伸进入所述P阱区和所述第一N阱区。5.根据权利要求1所述的SRAM单元，其中，所述第一下拉FinFET是单鳍FinFET，而所述第一上拉FinFET和所述第一传输门FinFET是多鳍FinFET。6.根据权利要求1所述的SRAM单元，其中，所述第一下拉FinFET、所述第一上拉FinFET和所述第一传输门FinFET是单鳍FinFET。7.根据权利要求1所述的SRAM单元，其中，所述第一上拉FinFET和所述第一传输门FinFET的源极区和漏极区包括外延区，并且所述外延区包括硅锗。8.一种静态随机存储器SRAM单元，包括：P阱区，位于所述SRAM单元中；第一N阱区和第二N阱区，位于所述P阱区的相对侧；第一半导体鳍，位于所述第一N阱区中；第二半导体鳍，位于所述P阱区中；第一栅电极，位于所述第一N阱区中，所述第一栅电极跨过所述第一半导体鳍以形成第一传输门鳍式场效应晶体管FinFET；以及第二栅电极，延伸进入所述第一N阱区和所述P阱区，所述第二栅电极与所述第一半导体鳍一起形成第一上拉FinFET，并与所述第二半导体鳍一起形成第一下拉FinFET。9.根据权利要求8所述的SRAM单元，进一步包括长接触插塞，所述长接触插塞将所述第一半导体鳍连接至所述第二半导体鳍，所述长接触插塞位于所述第一栅电极和所述第二栅电极之间且纵向平行于所述第一栅电极和所述第二栅电极。10.根据权利要求8所述的SRAM单元，进一步包括：第三半导体鳍，位于所述第一N阱区中，...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71