【技术实现步骤摘要】
一种三态10管SRAM存储单元电路设计
本专利技术涉及一种SRAM存储单元,属于电路设计领域,尤其涉及一种三态10管SRAM存储单元电路设计。
技术介绍
静态随机存取存储器(SRAM)多年来被广泛应用于各种场合。由于片上处理器决定了整个系统的综合性能,凡是需要快速存取数据的应用,需要保证海量数据能够进行瞬间的交换和传输,特别是在要求初始存取等待时间很短的情况下,都会考虑使用SRAM。历史上SRAM存储器市场曾经几度起伏,大多数时候,整个市场需求量会因为一个新的SRAM应用而暴涨。例如,1995年个人电脑快速增长的时候,SRAM作为CPU的缓存需求量大幅增长。1999年网络市场,以及2003年手机市场的暴发,也使SRAM存储器市场出现了同样的情况。此外,在手机、数码相机、汽车电子、传感器和医疗设备等高
产品设备中,都离不开高性能的SRAM存储器。根据国际半导体技术路线图(ITRS),2014年片上存储器的面积将会占到专用集成电路总面积的94%,并且会持续增加,其功耗问题也更为突出。随着集成电路工艺特征尺寸的不断缩小,晶体管的阈值电压必须相应地缩小,亚阈值漏电流却呈指数倍增加。在亚65nm工艺下,漏电流消耗的功耗占电路总功耗的50%以上,而且是电路处于休眠状态时功耗的主要来源,因此,降低泄漏功耗已成为当前低功耗SRAM设计的关键。传统8管SRAM存储单元如图1所示,该8管单元中M7和M8形成一个独立的读端口,通过RWL来控制完成单元的读操作,通过WWL来控制M5和M6的状态,进而控制单元的写操作。因此在读过程中节点存储的数据不会受到影响,从而改善了传统的 ...
【技术保护点】
一种三态10管SRAM存储单元电路,其特征在于:三态10管SRAM存储单元电路包括2个PMOS晶体管M1、M2,8个NMOS晶体管M3、M4、M5、M6、M7、M8、ND、NR;具体而言,M1、M2源极连接电源,漏极分别连接M3、M4的漏极,M1栅极连接M3栅极称为Q,M2栅极连接M4栅极称为;M3源极连接M4的源极称为Vg;M5源极连接信号WBL,漏极连接点Q,栅极连接信号WWL;M6源极连接信号WBLB,漏极连接,栅极连接信号WWL;M7漏极连接信号RBL,栅极连接信号RWL,源极连接M8漏极;M8源极连接地,栅极连接点Q;ND漏极连接点Q,栅极连接控制信号Dead,源极连接地;NR漏极连接点Vg,栅极连接控制信号,源极连接地;所述该三态10管SRAM存储单元电路设计包括三种工作模式即正常工作模式、低泄露功耗数据保存模式、最小泄漏功耗数据清除模式。
【技术特征摘要】
1.一种三态10管SRAM存储单元电路,三态10管SRAM存储单元电路包括2个PMOS晶体管M1、M2,6个NMOS晶体管M3、M4、M5、M6、M7、M8;具体而言,M1、M2源极连接电源,漏极分别连接M3、M4的漏极,M1栅极连接M3栅极称为Q,M2栅极连接M4栅极称为M3源极连接M4的源极称为Vg;M5源极连接信号WBL,漏极连接点Q,栅极连接信号WWL;M6源极连接信号WBLB,漏极连接栅极连接信号WWL;M7漏极连接信号RBL,栅极连接信号RWL,源极连接M8漏极;M8源极连接地,栅极连接点Q;其特征在于:三态10管SRAM存储单元电路还包括2个NMOS晶体管ND、NR;ND漏极连接点Q,栅极连接控制信号Dead,源极连接地;NR漏极连接点Vg,栅极连接控制信号源极连接地;所述三态10管SRAM存储单元电路设计包括三种工作模式即正常工作模式、低泄露功耗数据保存模...
【专利技术属性】
技术研发人员:汪金辉,王莉娜,侯立刚,宫娜,杨泽重,
申请(专利权)人:北京工业大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。